

# SN8P275X 系列

用户参考手册

Version 1.3

**SN8P2754**

**SN8P2755**

**SN8P2758**

## SONiX 8 位单片机

SONiX 公司保留对以下所有产品在可靠性，功能和设计方面的改进作进一步说明的权利。SONiX 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，SONiX 的产品不是专门设计来应用于外科植入、生命维持和任何 SONiX 产品的故障会对个体造成伤害甚至死亡的领域。如果将 SONiX 的产品应用于上述领域，即使这些是由 SONiX 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接产生的律师费用，并且用户保证 SONiX 及其雇员、子公司、分支机构和销售商与上述事宜无关。

## 修改记录

版本	时间	修改说明
VER1.0	2009/8	初版。
VER1.1	2010/1	1、在引脚说明中添加 AVDD 的功能说明。 2、更改引脚配置 LQFP 48 引脚配置和后缀名称。
VER1.2	2011/6	删除 P33。
VER1.3	2013/7	1、增加 QFN32 的封装。 2、增加升级配置表：SN8P2708 升级到 SN8P2758。

## 目 录

1	产品简介	6
1.1	功能特性	6
1.2	系统时钟框图	8
1.3	引脚配置	9
1.4	引脚说明	12
1.5	引脚电路结构图	13
2	中央处理器 (CPU)	14
2.1	存储器	14
2.1.1	程序存储器 (ROM)	14
2.1.1.1	复位向量 (0000H)	14
2.1.1.2	中断向量 (0008H)	15
2.1.1.3	查表	16
2.1.1.4	跳转表	18
2.1.1.5	CHECKSUM计算	20
2.1.2	编译选项 (CODE OPTION)	21
2.1.3	数据存储器 (RAM)	22
2.1.4	系统寄存器	23
2.1.4.1	系统寄存器列表	23
2.1.4.2	系统寄存器说明	23
2.1.4.3	系统寄存器的位定义	24
2.1.4.4	累加器	26
2.1.4.5	程序状态寄存器PFLAG	27
2.1.4.6	程序计数器	28
2.1.4.7	H, L寄存器	30
2.1.4.8	Y, Z寄存器	31
2.1.4.9	X寄存器	32
2.1.4.10	R寄存器	32
2.2	寻址模式	33
2.2.1	立即寻址	33
2.2.2	直接寻址	33
2.2.3	间接寻址	33
2.3	堆栈操作	34
2.3.1	概述	34
2.3.2	堆栈寄存器	35
2.3.3	堆栈操作举例	36
3	复位	37
3.1	概述	37
3.2	上电复位	38
3.3	看门狗复位	38
3.4	掉电复位	39
3.4.1	概述	39
3.4.2	系统工作电压	39
3.4.3	掉电复位性能改进	40
3.5	外部复位	41
3.6	外部复位电路	42
3.6.1	基本RC复位电路	42
3.6.2	二极管&RC复位电路	42
3.6.3	稳压二极管复位电路	43
3.6.4	电压偏移复位电路	43
3.6.5	外部IC复位电路	44
4	系统时钟	45
4.1	概述	45
4.2	系统时钟框图	45
4.3	OSCM寄存器	46
4.4	系统高速时钟	47
4.4.1	内部高速RC	47
4.4.2	外部高速时钟	48
4.4.2.1	晶体/陶瓷	48
4.4.2.2	RC	49
4.4.2.3	外部时钟输入	49
4.5	系统低速时钟	50

4.5.1	系统时钟测量	50
5	系统工作模式	51
5.1	概述	51
5.2	系统工作模式切换	52
5.3	系统唤醒	53
5.3.1	概述	53
5.3.2	唤醒时间	53
5.3.3	P1W唤醒控制寄存器	53
6	中断	54
6.1	概述	54
6.2	INTEN中断使能寄存器	55
6.3	INTRQ中断请求寄存器	56
6.4	GIE全局中断	57
6.5	PUSH, POP	57
6.6	外部中断INT0~INT2	58
6.7	T0 中断	59
6.8	TC0 中断	60
6.9	TC1 中断	61
6.10	SIO中断	62
6.11	ADC中断	62
6.12	多中断操作	63
7	I/O口	64
7.1	I/O口模式	64
7.2	I/O口上拉电阻	65
7.3	I/O口数据寄存器	66
7.4	I/O口漏极开路寄存器	67
7.5	P4 与ADC共用引脚	68
8	定时器	69
8.1	看门狗定时器	69
8.2	定时器T0	70
8.2.1	概述	70
8.2.2	T0M模式寄存器	71
8.2.3	T0C计数寄存器	72
8.2.4	T0 操作流程	73
8.3	定时器/计数器TC0	74
8.3.1	概述	74
8.3.2	TC0M模式寄存器	75
8.3.3	TC0C计数寄存器	76
8.3.4	TC0R自动装载寄存器	77
8.3.5	TC0 时钟频率输出 (Buzzer输出)	78
8.3.6	TC0 操作流程	79
8.3.7	TC0 注意事项	80
8.4	定时器/计数器TC1	81
8.4.1	概述	81
8.4.2	TC1M模式寄存器	82
8.4.3	TC1C计数寄存器	83
8.4.4	TC1R自动装载寄存器	84
8.4.5	TC1 时钟频率输出 (BUZZER输出)	85
8.4.6	TC1 操作流程	86
8.4.7	TC1 注意事项	87
8.5	PWM0 模式	88
8.5.1	概述	88
8.5.2	TC0IRQ和PWM占空比	89
8.5.3	PWM编程举例	90
8.5.4	PWM0 占空比改变注意事项	91
8.6	PWM1 模式	93
8.6.1	概述	93
8.6.2	TC1IRQ和PWM占空比	94
8.6.3	PWM编程举例	95
8.6.4	PWM1 占空比改变注意事项	96
9	SIO	98
9.1	概述	98
9.2	SIO操作	98
9.3	SIO模式寄存器	100

9.4	SI0B数据缓存器 .....	101
9.5	SI0R寄存器说明 .....	101
10	MSP .....	102
10.1	概述 .....	102
10.2	MSP状态寄存器 .....	103
10.3	MSP模式寄存器 1 .....	104
10.4	MSP模式寄存器 2 .....	105
10.5	MSP缓存寄存器 .....	106
10.6	MSP地址寄存器 .....	106
10.7	从机模式操作 .....	107
10.7.1	寻址 .....	107
10.7.2	从机接收 .....	108
10.7.3	从机发送 .....	109
10.7.4	通用地址应答 .....	109
10.7.5	从机模式唤醒 .....	110
10.8	主控模式 .....	111
10.8.1	主控模式支持格式 .....	111
10.8.2	MSP速率发生器 .....	112
10.8.3	MSP主控模式START操作 .....	113
10.8.4	MSP主控模式重复START操作 .....	113
10.8.5	应答流程时序 .....	114
10.8.6	STOP操作时序 .....	114
10.8.7	时钟仲裁 .....	115
10.8.8	主控模式发送 .....	115
10.8.9	主控模式接收 .....	116
11	8通道ADC .....	117
11.1	概述 .....	117
11.2	ADM寄存器 .....	118
11.3	ADR寄存器 .....	119
11.4	ADB寄存器 .....	120
11.5	P4CON寄存器 .....	121
11.6	AD转换时间 .....	121
11.7	ADC编程举例 .....	122
11.8	ADC电路 .....	123
12	DAC .....	124
12.1	概述 .....	124
12.2	DAM寄存器 .....	124
12.3	D/A转换操作 .....	125
13	指令集 .....	126
14	电气特性 .....	127
14.1	极限参数 .....	127
14.2	标准电气特性 .....	127
15	应用注意事项 .....	128
15.1	开发工具 .....	128
15.1.1	在线仿真器ICE .....	128
15.1.2	OTP烧录器 .....	128
15.1.3	集成开发环境IDE .....	128
15.2	OTP烧录引脚 .....	129
15.2.1	烧录转接板的引脚配置 .....	129
15.2.2	SN8P275X系列烧录引脚分配 .....	130
16	封装信息 .....	131
16.1	SK-DIP28 PIN .....	131
16.2	SOP28 PIN .....	132
16.3	P-DIP 32 PIN .....	133
16.4	SOP 32 PIN .....	133
16.5	QFN 32 PIN .....	134
16.6	SSOP 48 PIN .....	135
16.7	LQFP 48 PIN .....	136
17	单片机正印命名规则 .....	137
17.1	概述 .....	137
17.2	单片机型号说明 .....	137
17.3	命名举例 .....	138
17.4	日期码规则 .....	138

# 1 产品简介

## 1.1 功能特性

- ◆ **存储器配置**  
OTP ROM: 4K \* 16 位。  
RAM: 256 \* 8 位 (bank 0 和 bank 1)。
- ◆ **8 层堆栈缓存器**
- ◆ **I/O 引脚配置 (共 36 个 I/O 引脚)**  
双向输入输出端口: P0、P1、P2、P3、P4、P5。  
可编程漏极开路引脚: P1.0、P1.1、P5.2。  
唤醒功能: P0、P1 电平变换。  
外部中断: P0。  
上拉电阻: P0、P1、P2、P3、P4、P5。  
P4 引脚与 ADC 输入引脚共用。  
可编程漏极开路引脚: P1.0、P1.1、P5.2。
- ◆ **8 通道 12 位 SAR ADC**
- ◆ **1 通道 7 位 R2R DAC**
- ◆ **SIO 功能**
- ◆ **功能强大的指令集**  
单周期指令系统 (1T)。  
绝大部分指令只需要一个周期。  
查表指令 MOV<sub>C</sub> 可寻址整个 ROM 区。  
硬件乘法指令 (MUL)。
- ◆ **内置具有中断功能的 MSP 接口**  
MSP 可以将系统从睡眠模式下唤醒。
- ◆ **9 个中断源**  
6 个内部中断: T0、TC0、TC1、SIO、ADC、MSP。  
3 个外部中断: INT0、INT1、INT2。
- ◆ **3 个 8 位定时器/计数器**  
T0: 基本定时器。  
TC0: 自动重装定时器/计数器/PWM0/Buzzer 输出。  
TC1: 自动重装定时器/计数器/PWM1/Buzzer 输出。
- ◆ **内置看门狗定时器, 时钟源由内部低速 RC 提供 (16KHz @3V, 32KHz @5V)**
- ◆ **双系统时钟**  
外部高速时钟: RC, 高达 10MHz。  
外部高速时钟: 晶体/32KHz, 高达 16MHz。  
内部低速时钟: RC, 16KHz (3V), 32KHz (5V)。  
内部高速时钟: RC, 16MHz。
- ◆ **工作模式**  
普通模式: 高、低速时钟同时工作。  
低速模式: 只有低速时钟在工作。  
睡眠模式: 高、低速时钟同时停止工作。  
绿色模式: 由 T0 周期性的唤醒。
- ◆ **封装形式**  
SN8P2758: SSOP 48 pins, LQFP 48 pins。  
SN8P2755: PDIP 32 pins, SOP 32 pins, QFN 32 pins。  
SN8P2754: SK-DIP 28 pins, SOP 28pins。

### 产品性能表

单片机名称	ROM	RAM	堆栈	定时器			I/O	ADC	DAC	PWM	SIO	唤醒功能 引脚数目	封装形式
				T0	TC0	TC1				Buzzer			
SN8P2758	4K*16	256	8	V	V	V	36	8ch	1ch	2	1	11	SSOP48/LQFP48
SN8P2755	4K*16	256	8	V	V	V	23	8ch	1ch	2	1	9	DIP32/SOP32/QFN32
SN8P2754	4K*16	256	8	V	V	V	18	5ch	1ch	2	1	8	SKDIP28/SOP28


## 升级配置表

## SN8P2708 升级到 SN8P2758

ITEM	SN8P2708	SN8P2758
工作电压 (VDD)	2.4V~5.5V	2.4V~5.5V
开漏引脚	P1.0/P1.1/P5.2	P1.0/P1.1/P5.2
ADC	8 个输入源, 4096 阶分辨率, 12 位 ADC	8 个输入源, 4096 阶分辨率, 12 位 ADC
DAC	7 位	7 位
ROM	4K	4K
RAM	256 字节	256 字节
封装	DIP/SSOP/LQFP	SSOP/LQFP
48PIN 封装下 IO 口数量(最多)	36	38 (P31/P32 与 XOUT/XIN 共用)
SIO	2 种模式	8 种模式
MSP	无	有
中断源	INT0/INT1/INT2/T0/TC0/TC1/SIO/ADC	INT0/INT1/INT2/T0/TC0/TC1/SIO/ADC/MSP
高速时钟	外部晶振	外部晶振/IHRC
烧录	PDB (P1.1)	PDB (P1.1/P3.1)

- \* 注 1: SN8P2758 的引脚配置对 SN8P2708 有效, SN8P2758 多出 2 个引脚 P3.1/P3.2, P3.1/P3.2 与 XOUT/XIN 引脚共用。
- \* 注 2: SN8P2758 的 SIO 模式比 SN8P2708 的多。
- \* 注 3: SN8P2758 提供 MSP 模式操作 2 线同步数据发送/接收。SDA 与 P1.1 共用, SCL 与 P1.0 共用。
- \* 注 4: SN8P2758 共有 9 个中断源, MSP 中断是新增加的。
- \* 注 5: SN8P2758 内置 IHRC, 可在 Code Option 中选择 IHRC\_16M/IHRC\_RTC。
- \* 注 6: 烧录时强烈建议将 P1.1 和 P3.1 短接。

## 1.2 系统时钟框图



## 1.3 引脚配置

**SN8P2754K (SK-DIP28)**

**SN8P2754A (SOP28)**

P1.4	1	U	28	RST/VPP
P1.3	2		27	P0.2/INT2
VDD	3		26	P0.1/INT1
P1.2	4		25	P0.0/INT0
SDA/P1.1	5		24	VDD
SCL/P1.0	6		23	XIN/P3.2
VSS	7		22	XOUT/P3.1
P4.4/AIN4	8		21	VSS
P4.3/AIN3	9		20	P5.0/SCK
P4.2/AIN2	10		19	P5.1/SI
P4.1/AIN1	11		18	P5.2/SO
P4.0/AIN0	12		17	P5.3/BZ1/PWM1
AVREF	13		16	P5.4/BZ0/PWM0
VDD	14		15	DAO

**SN8P2754K**

**SN8P2754S**

**SN8P2755P (P-DIP32)**


**SN8P2755S (SOP32)**

VSS	1	U	32	P5.0/SCK
XOUT/P3.1	2		31	P5.1/SI
XIN/P3.2	3		30	P5.2/SO
VDD	4		29	P5.3/BZ1/PWM1
P0.0/INT0	5		28	P5.4/BZ0/PWM0
P0.1/INT1	6		27	DAO
P0.2/INT2	7		26	VDD
RST/VPP	8		25	AVREFH
P1.5	9		24	P4.0/AIN0
P1.4	10		23	P4.1/AIN1
P1.3	11		22	P4.2/AIN2
P1.2	12		21	P4.3/AIN3
SDA/P1.1	13		20	P4.4/AIN4
SCL/P1.0	14		19	P4.5/AIN5
P2.0	15		18	P4.6/AIN6
VSS	16		17	P4.7/AIN7


**SN8P2755P**

**SN8P2755S**


**SN8P2755J (QFN32)**



**SN8P2758X (SSOP48)**



**SN8P2758Q (LQFP48)**




## 1.4 引脚说明


引脚名称	类型	功能说明
VDD, VSS	P	电源输入端。
RST/VPP	I, P	RST: 系统复位输入引脚, 施密特触发, 低电平有效, 通常保持高电平。 VPP: OTP 烧录引脚。
XIN/P3.2	I/O	XIN: 振荡信号输入引脚。 P3.2: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。
XOUT/P3.1	I/O	XOUT: 振荡信号输出引脚。 P3.1: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。
P0.0/INT0	I/O	P0.0: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 INT0: 外部中断触发引脚(施密特触发)。 TC0 事件计数器时钟输入引脚。
P0.1/INT1	I/O	P0.1: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 INT1: 外部中断触发引脚(施密特触发)。 TC1 事件计数器时钟输入引脚。
P0.2/INT2	I/O	P0.2: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 INT2: 外部中断触发引脚(施密特触发)。
P1.0/SCL	I/O	P1.0: 双向输入输出引脚和漏极开路引脚, 输入模式时施密特触发, 内置上拉电阻。 SCL: MSP 时钟输入输出引脚。 可编程漏极开路引脚。
P1.1/SDA	I/O	P1.1: 双向输入输出引脚和漏极开路引脚, 输入模式时施密特触发, 内置上拉电阻。 SDA: MSP 数据 I/O 引脚。 可编程漏极开路引脚。
P1 [7:2]	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。
P2 [7:0]	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。
P3.0	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。
P4.[7:0]/AIN[7:0]	I/O	P4[7:0]: 双向输入输出引脚, 无施密特触发, 内置上拉电阻。 AIN[7:0]: ADC 通道 0~7 输入引脚。
P5.0/SCK	I/O	P5.0: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。 SCK: SIO 时钟引脚。
P5.1/SO	I/O	P5.1: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。 SO: SIO 数据输出引脚。
P5.2/SI	I/O	P5.2: 双向输入输出引脚和漏极开路引脚, 输入模式时施密特触发, 内置上拉电阻。 SI: SIO 数据输入引脚。
P5.3/BZ1/PWM1	I/O	P5.3: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。 TC1/2 信号输出引脚或 PWM1 输出引脚。
P5.4/BZ0/PWM0	I/O	P5.4: 双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。 TC0/2 信号输出引脚或 PWM0 输出引脚。
AVDD	P	A/D 电路的电源输入引脚。
AVREFH	I	ADC 参考电压的高电平输入引脚。
AVREFL	I	ADC 参考电压的低电平输入引脚。
DAO	O	7 位 DAC 输出引脚。

# 1.5 引脚电路结构图


**P1.0, P1.1, P5.2:**



**P0, 1, 2, 3, 5:**



**P4:**



# 2 中央处理器 (CPU)

## 2.1 存储器

### 2.1.1 程序存储器 (ROM)

☞ ROM: 4K



#### 2.1.1.1 复位向量 (0000H)

具有一个字长的系统复位向量 (0000H)。

- 上电复位 (NT0=1, NPD=0)；
- 看门狗复位 (NT0=0, NPD=0)；
- 外部复位 (NT0=1, NPD=1)。

发生上述任一种复位后，程序将从 0000H 处重新开始执行，系统寄存器也都将恢复为默认值。根据 PFLAG 寄存器中的 NT0 和 NPD 标志位的内容可以判断系统复位方式。下面一段程序演示了如何定义 ROM 中的复位向量。

➤ 例：定义复位向量。

```

ORG      0           ;
JMP      START      ; 跳至用户程序。
...

START:    ORG      10H           ; 用户程序起始地址。
          ...                   ; 用户程序。
          ...
          ENDP                ; 程序结束。

```

### 2.1.1.2 中断向量（0008H）

中断向量地址为 0008H。一旦有中断响应，程序计数器 PC 的当前值就会存入堆栈缓存器并跳转到 0008H 开始执行中断服务程序。用户必须定义中断向量。下面的示例程序说明了如何定义中断向量。

\* 注：“PUSH”、“POP”保存和恢复 ACC/PFLAG（不包括 NT0, NPD），PUSH/POP 缓存器有且仅有一层。

➤ 例：定义中断向量，中断服务程序紧随 ORG 8 之后。

```
.DATA          ACCBUF    DS 1          ;
.
.CODE
                ORG      0          ; 0000H.
                JMP      START      ; 跳转到用户程序。
                ...
                ORG      8H         ; 中断向量。
                PUSH     ; 保存 ACC 和 PFLAG。
                ...
                POP      ; 恢复 ACC 和 PFLAG。
                RETI     ; 中断返回。
                ...
START:
                ; 用户程序开始。
                ...      ; 用户程序。
                ...
                JMP      START      ;
                ...
                ENDP          ; 程序结束。
```

➤ 例：定义中断向量。中断服务程序在用户程序之后。

```
.CODE
                ORG      0          ; 0000H.
                JMP      START      ; 跳转到用户程序。
                ...
                ORG      8H         ; 中断向量。
                JMP      MY_IRQ     ; 0008H, 跳转到中断服务程序。
                ...
                ORG      10H        ; 0010H, 用户程序开始。
START:
                ...
                ...
                JMP      START      ;
                ...
MY_IRQ:
                ; 中断服务程序开始。
                PUSH     ; 保存 ACC 和 PFLAG。
                ...
                ...
                POP      ; 恢复 ACC 和 PFLAG。
                RETI     ; 中断返回。
                ...
                ENDP          ; 程序结束。
```

\* 注：从上面的程序中容易得出 SONiX 的编程规则，有以下几点：

- 1、地址 0000H 的“JMP”指令使程序从头开始执行；
- 2、地址 0008H 是中断向量；
- 3、用户的程序应该是一个循环。

### 2.1.1.3 查表

在 SONiX 单片机中，对 ROM 区中的数据进行查找，查表指针存放在寄存器 X，Y，Z 中。寄存器 X 指向所找数据地址的高字节（bit16~bit23），寄存器 Y 指向所找数据地址的中间字节（bit8~bit15），寄存器 Z 指向所找数据地址的低字节（bit0~bit7）。执行完 MOVC 指令后，所查找数据低字节内容被存入 ACC 中，而数据高字节内容被存入 R 寄存器。

```

> 例：查找 ROM 地址为“TABLE1”的值。
    B0MOV      X, #TABLE1$H      ; 设置 table1 的高位字节地址。
    B0MOV      Y, #TABLE1$M      ; 设置 table1 的中间字节地址。
    B0MOV      Z, #TABLE1$L      ; 设置 table1 的低位字节地址。
    MOVC                               ; 查表，R = 00H，ACC = 35H。

                                ; 查找下一地址。
    INCMS      Z                    ; Z+1。
    JMP        @F                    ; Z 没有溢出。
    INCMS      Y                    ; Z 溢出，Y=Y+1。
    JMP        @F                    ; Y 没有溢出。
    INCMS      X                    ; Y 溢出，X=X+1。
    NOP

@@:  MOVC                               ; 查表，R = 51H，ACC = 05H。
    ...

TABLE1: DW      0035H                ; 定义数据表数据（16-bit）。
        DW      5105H
        DW      2012H
        ...

```

\* 注：当寄存器 Y/Z 溢出（从 FFH 变成 00H）时，X/Y 寄存器并不会自动加 1。用户必须注意这种情况以免查表错误。若 Z 溢出，Y 必须由程序加 1，同样，Y 溢出时，X 也要加 1。下面的宏指令 INC\_XYZ 可以对 X、Y 和 Z 寄存器自动处理。

```

> 例：宏指令 INC_XYZ。
INC_XYZ      MACRO
              INCMS      Z                    ; Z+1。
              JMP        @F                    ; 没有溢出。

              INCMS      Y                    ; Y+1。
              JMP        @F                    ; 没有溢出。

              INCMS      X                    ; X+1。
              NOP                               ; 没有溢出。

@@:
              ENDM

> 例：通过宏指令 INC_XYZ 对上例优化。
    B0MOV      X, #TABLE1$H      ; 设置 table1 的高位字节地址。
    B0MOV      Y, #TABLE1$M      ; 设置 table1 的中间字节地址。
    B0MOV      Z, #TABLE1$L      ; 设置 table1 的低位字节地址。
    MOVC                               ; 查表，R = 00H，ACC = 35H。

    INC_XYZ                               ; 查找下一地址。

@@:  MOVC                               ; 查表，R = 51H，ACC = 05H。
    ...

TABLE1: DW      0035H                ; 定义数据表数据（16-bit）。
        DW      5105H
        DW      2012H
        ...

```

下面的程序通过累加器对 X、Y 和 Z 寄存器进行处理来实现查表功能，但需要特别注意进位时的处理。

➤ 例：通过指令 B0ADD/ADD 实现查表功能。

```

B0MOV    X, #TABLE1$H    ; 设置 table1 的高位字节地址。
B0MOV    Y, #TABLE1$M    ; 设置 table1 的中间字节地址。
B0MOV    Z, #TABLE1$L    ; 设置 table1 的低位字节地址。

B0MOV    A, BUF          ; Z = Z + BUF。
B0ADD    Z, A

B0BTS1   FC              ; 检查进位标志。
JMP      GETDATA        ; FC = 0。
INCMS    Y               ; FC = 1, Y+1。
JMP      GETDATA        ; Y 没有溢出。
INCMS    X               ; Y 溢出, X=X+1。
NOP

GETDATA:
MOV      ;
MOV      ; 存储数据, 如果 BUF = 0, 数据为 35H。
MOV      ; 如果 BUF = 1, 数据=5105H。
MOV      ; 如果 BUF = 2, 数据=2012H
...

TABLE1:  DW      0035H    ; 定义数据表数据 (16-bit)。
          DW      5105H
          DW      2012H
          ...

```

### 2.1.1.4 跳转表

跳转表能够实现多地址跳转功能。由于 PCL 和 ACC 的值相加即可得到新的 PCL，因此，可以通过对 PCL 加上不同的 ACC 值来实现多地址跳转。如果 PCL+ACC 后发生溢出，PCH 则自动加 1。由此得到的新的 PC 值再指向跳转指令列表中新的地址。这样，用户就可以通过修改 ACC 的值轻松实现多地址的跳转。

\* 注：PCH 只支持 PC 增量运算，而不支持 PC 减量运算。当 PCL+ACC 后如有进位，PCH 的值会自动加 1。PCL-ACC 后若有借位，PCH 的值将保持不变，用户在设计应用时要加以注意。

➤ 例：跳转表。

```
ORG      0100H           ; 跳转表从 ROM 前端开始。

B0ADD    PCL, A          ; PCL = PCL + ACC, PCL 溢出时 PCH 加 1。
JMP      A0POINT        ; ACC = 0, 跳至 A0POINT。
JMP      A1POINT        ; ACC = 1, 跳至 A1POINT。
JMP      A2POINT        ; ACC = 2, 跳至 A2POINT。
JMP      A3POINT        ; ACC = 3, 跳至 A3POINT。
```

SONiX 单片机提供一个宏以保证可靠执行跳转表功能，它会自动检测 ROM 边界并将跳转表移至适当的位置。但采用该宏程序会占用部分 ROM 空间。

➤ 例：如果跳转表跨越 ROM 边界，将引起程序错误。

```
@JMP_A   MACRO          VAL
          IF              (($+1) !& 0XFF00) != (($+(VAL)) !& 0XFF00)
          JMP             ($ | 0XFF)
          ORG             ($ | 0XFF)
          ENDIF
          B0ADD           PCL, A
          ENDM
```

\* 注：“VAL”为跳转表列表中列表个数。

➤ 例：宏“MACRO3.H”中，“@JMP\_A”的应用。

```
B0MOV    A, BUF0           ; “BUF0”从 0 至 4。
@JMP_A   5                 ; 列表个数为 5。
JMP      A0POINT          ; ACC = 0, 跳至 A0POINT。
JMP      A1POINT          ; ACC = 1, 跳至 A1POINT。
JMP      A2POINT          ; ACC = 2, 跳至 A2POINT。
JMP      A3POINT          ; ACC = 3, 跳至 A3POINT。
JMP      A4POINT          ; ACC = 4, 跳至 A4POINT。
```

如果跳转表恰好位于 ROM BANK 边界处 (00FFH~0100H)，宏指令 “@JMP\_A” 将调整跳转表到适当的位置 (0100H)。

➤ 例：“@JMP\_A” 运用举例

; 编译前

ROM 地址

	B0MOV	A, BUF0	; “BUF0” 从 0 到 4。
	@JMP_A	5	; 列表个数为 5。
00FDH	JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
00FEH	JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
00FFH	JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
0100H	JMP	A3POINT	; ACC = 3, 跳至 A3POINT。
0101H	JMP	A4POINT	; ACC = 4, 跳至 A4POINT。

; 编译后

ROM 地址

	B0MOV	A, BUF0	; “BUF0” 从 0 到 4。
	@JMP_A	5	; 列表个数为 5。
0100H	JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
0101H	JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
0102H	JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
0103H	JMP	A3POINT	; ACC = 3, 跳至 A3POINT。
0104H	JMP	A4POINT	; ACC = 4, 跳至 A4POINT。

### 2.1.1.5 CHECKSUM计算

ROM 区末端位置的几个字限制使用，进行 Checksum 计算时，用户应避免对该单元访问。

➤ 例：示例程序演示了如何对 00H 到用户程序结束进行 Checksum 计算。

```

MOV      A,#END_USER_CODE$L
B0MOV   END_ADDR1, A      ; 用户程序结束地址低位地址存入 end_addr1。
MOV      A,#END_USER_CODE$M
B0MOV   END_ADDR2, A      ; 用户程序结束地址中间地址存入 end_addr2。
CLR     Y                  ; 清 Y。
CLR     Z                  ; 清 Z。

@@:
MOV     C
B0BCLR  FC                ; 清标志位 C。
ADD     DATA1, A
MOV     A, R
ADC     DATA2, A
JMP     END_CHECK        ; 检查 YZ 地址是否为代码的结束地址。

AAA:
INCMS   Z
JMP     @B                ; 若 Z != 00H, 进行下一个计算。
JMP     Y_ADD_1          ; 若 Z = 00H, Y+1。

END_CHECK:
MOV     A, END_ADDR1
CMPRS   A, Z              ; 检查 Z 地址是否为用户程序结束地址低位地址。
JMP     AAA              ; 否, 则进行 Checksum 计算。
MOV     A, END_ADDR2
CMPRS   A, Y              ; 是则检查 Y 的地址是否为用户程序结束地址中间地址。
JMP     AAA              ; 否, 则进行 Checksum 计算。
JMP     CHECKSUM_END     ; 是则 Checksum 计算结束。

Y_ADD_1:
INCMS   Y
NOP
JMP     @B                ; 跳转到 Checksum 计算。

CHECKSUM_END:
...
...

END_USER_CODE:
; 程序结束。

```

## 2.1.2 编译选项 (CODE OPTION)

编译选项	配置项目	功能说明
High_Clk	RC	外部高速时钟振荡器采用廉价的 RC 振荡电路, XOUT 是 Fcpu 的输出引脚。
	12M X'tal	外部高速时钟振荡器采用高频晶体/陶瓷振荡器 (如 12MHz)。
	4M X'tal	外部高速时钟振荡器采用标准晶体/陶瓷振荡器 (如 4MHz)。
	IHRC_16M	高速内部 16MHz RC, XIN/XOUT 为普通 IO 引脚 (P3.2/P3.1)。
	IHRC_RTC	高速内部 16MHz RC, 带有 0.5s RTC。XIN/XOUT 为 32768Hz 晶振输入/输出口。
	32K X'tal	外部高速时钟振荡器采用低频、省电晶体振荡器 (32.768KHz)。
Watch_Dog	Always_On	始终开启看门狗定时器, 即使在睡眠模式和绿色模式下也处于开启状态。
	Enable	使能看门狗定时器。但在睡眠模式下处于关闭状态, 而在绿色模式下处于开启状态。
	Disable	关闭看门狗定时器。
Fcpu	Fhosc/1	指令周期 = 1 个时钟周期, 在 Fosc/1 的选项时必须关闭杂讯滤波功能。
	Fhosc/2	指令周期 = 2 个时钟周期, 在 Fosc/1 的选项时必须关闭杂讯滤波功能。
	Fhosc/4	指令周期 = 4 个时钟周期。
	Fhosc/8	指令周期 = 8 个时钟周期。
	Fhosc/16	指令周期 = 16 个时钟周期。
	Fhosc/32	指令周期 = 32 个时钟周期。
	Fhosc/64	指令周期 = 64 个时钟周期。
	Fhosc/128	指令周期 = 128 个时钟周期。
Security	Enable	ROM 代码加密。
	Disable	ROM 代码不加密。
Noise_Filter	Enable	开启杂讯滤波器。
	Disable	关闭杂讯滤波器。
External Reset Length	No	禁止外部复位 de-bounce 时间。
	128 * ILRC	使能外部复位 de-bounce 时间。

## \* 注:

- 1、在干扰严重的情况下, 强烈建议开启杂讯滤波功能, 并将 Watch\_Dog 设置为 "Always\_On";
- 2、编译选项 Fcpu 仅针对高速时钟, 在低速模式下 Fcpu = Fosc/4;
- 3、在外部 RC 模式下, 由编译器开启杂讯滤波功能;
- 4、在设置 Watch\_Dog 的编译选项为 "Enable" 时, 看门狗定时器在绿色模式下继续工作。

## 2.1.3 数据存储器（RAM）

### ☞ 256 X 8-bit RAM

		RAM	
BANK 0	地址	通用存储区域	Bank0 的 00H~7FH（128 字节）是通用存储区域。
	000h		
	“		
	“		
	“		
	“		
07Fh	系统寄存器	Bank0 的 80H~0FFH（128 字节）是系统寄存器区域。	
080h			
“			
“			
“	bank 0 结束区		
0FFh			
BANK 1	100h	通用存储区域	Bank1 的 100H~17FH（128 字节）是通用存储区域。
	“		
	“		
	“		
	“		
	“		
17Fh	bank 1 结束区		

## 2.1.4 系统寄存器

### 2.1.4.1 系统寄存器列表

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8	L	H	R	Z	Y	X	PFLAG	RBANK	-	-	-	-	-	-	-	-
9	MSPSTAT	MSPM1	MSPM2	MSPBUF	MSPADR	-	-	-	-	-	-	-	-	-	-	-
A	-	-	-	-	-	-	-	-	-	-	-	-	-	-	P4CON	-
B	DAM	ADM	ADB	ADR	SIOM	SIOR	SIOB	-	POM	-	-	-	-	-	-	PEDGE
C	P1W	P1M	P2M	P3M	P4M	P5M	INTRQ_1	INTEN_1	INTRQ	INTEN	OSCM	-	WDTR	TC0R	PCL	PCH
D	P0	P1	P2	P3	P4	P5	-	-	T0M	T0C	TC0M	TC0C	TC1M	TC1C	TC1R	STKP
E	P0UR	P1UR	P2UR	P3UR	P4UR	P5UR	@HL	@YZ	-	P1OC	-	-	-	-	-	-
F	STK7L	STK7H	STK6L	STK6H	STK5L	STK5H	STK4L	STK4H	STK3L	STK3H	STK2L	STK2H	STK1L	STK1H	STK0L	STK0H

### 2.1.4.2 系统寄存器说明

- L, H = 专用寄存器, @HL 间接寻址寄存器  
 X = 专用寄存器, ROM 寻址寄存器  
 PFLAG = ROM 页及特殊标志寄存器  
 DAM = DAC 模式寄存器  
 ADM = ADC 数据缓存器  
 ADB = ADC 数据缓存器  
 SIOB = SIO 数据缓存器  
 PnM = Pn 输入/输出模式控制寄存器  
 INTRQ = 中断请求寄存器  
 OSCM = 振荡模式控制寄存器  
 T0M = T0 模式寄存器  
 T0C = T0 计数寄存器  
 TC1M = TC1 模式寄存器  
 TC1C = TC1 计数寄存器  
 STKP = 堆栈指针缓存器  
 @HL = 间接寻址寄存器  
 P4CON = P4 配置控制寄存器
- R = 工作寄存器和 ROM 查表数据缓存器  
 Y, Z = 专用寄存器, @YZ 间接寻址寄存器, ROM 寻址寄存器  
 RBANK = RAM bank 选择寄存器  
 ADM = ADC 模式寄存器  
 ADR = ADC 精度选择寄存器  
 SIOR = SIO 时钟重装缓存器  
 P1W = P1 口的唤醒功能寄存器  
 Pn = Pn 数据缓存器  
 INTEN = 中断使能寄存器  
 PCH, PCL = 程序计数器  
 TCOM = TC0 模式寄存器  
 TC0C = TC0 计数寄存器  
 TC0R = TC0 自动装载数据缓存器  
 TC1R = TC1 自动装载数据缓存器  
 STK0~STK7 = 堆栈缓存器  
 @YZ = 间接寻址寄存器

### 2.1.4.3 系统寄存器的位定义

地址	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	R/W	寄存器名称
080H	LBIT7	LBIT6	LBIT5	LBIT4	LBIT3	LBIT2	LBIT1	LBIT0	R/W	L
081H	HBIT7	HBIT6	HBIT5	HBIT4	HBIT3	HBIT2	HBIT1	HBIT0	R/W	H
082H	RBIT7	RBIT6	RBIT5	RBIT4	RBIT3	RBIT2	RBIT1	RBIT0	R/W	R
083H	ZBIT7	ZBIT6	ZBIT5	ZBIT4	ZBIT3	ZBIT2	ZBIT1	ZBIT0	R/W	Z
084H	YBIT7	YBIT6	YBIT5	YBIT4	YBIT3	YBIT2	YBIT1	YBIT0	R/W	Y
085H	XBIT7	XBIT6	XBIT5	XBIT4	XBIT3	XBIT2	XBIT1	XBIT0	R/W	X
086H	NT0	NPD				C	DC	Z	R/W	PFLAG
087H								RBNKS0	R/W	RBANK
088H										
089H										
08AH										
08BH										
08CH										
08DH										
08EH										
08FH										
090H		CKE	D_A	P	S	RED_WRT		BF	R	MSPSTAT
091H	WCOL	MSPOV	MSPENB	CKP	SLRXCKP	MSPWK	-	MSPC	R/W	MSPM1
092H	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	R/W	MSPM2
093H	MSPBUF7	MSPBUF6	MSPBUF5	MSPBUF4	MSPBUF3	MSPBUF2	MSPBUF1	MSPBUF0	R/W	MSPBUF
094H	MSPADR7	MSPADR6	MSPADR5	MSPADR4	MSPADR3	MSPADR2	MSPADR1	MSPADR0	R/W	MSPADR
095H										
096H										
097H										
098H										
099H										
09AH										
09BH										
09CH										
09DH										
09EH										
09FH										
0A0H										
0A1H										
0A2H										
0A3H										
0A4H										
0A5H										
0A6H										
0A7H										
0A8H										
0A9H										
0AAH										
0ABH										
0ACH										
0ADH										
0AEH	P4CON7	P4CON6	P4CON5	P4CON4	P4CON3	P4CON2	P4CON1	P4CON0	W	P4CON
0AFH										
0B0H	DAENB	DAB6	DAB5	DAB4	DAB3	DAB2	DAB1	DAB0	R/W	DAM
0B1H	ADENB	ADS	EOC	GCHS	-	CHS2	CHS1	CHS0	R/W	ADM
0B2H	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	R	ADB
0B3H	ADCKS2	ADCKS1	ADLEN	ADCKS0	ADB3	ADB2	ADB1	ADB0	R/W	ADR
0B4H	SENB	START	SRATE1	SRATE0	MLSB	SCKMD	CPOL	CPHA	R/W	SIOM
0B5H	SIOR7	SIOR6	SIOR5	SIOR4	SIOR3	SIOR2	SIOR1	SIOR0	W	SIOR
0B6H	SI0B7	SI0B6	SI0B5	SI0B4	SI0B3	SI0B2	SI0B1	SI0B0	R/W	SI0B
0B7H										
0B8H						P02M	P01M	P00M	R/W	P0M
0B9H										
0BAH										
0BBH										
0BCH										
0BDH										
0BEH										
0BFH			P02G1	P02G0	P01G1	P01G0	P00G1	P00G0	R/W	PEDGE
0C0H	P17W	P16W	P15W	P14W	P13W	P12W	P11W	P10W	W	P1W
0C1H	P17M	P16M	P15M	P14M	P13M	P12M	P11M	P10M	R/W	P1M
0C2H	P27M	P26M	P25M	P24M	P23M	P22M	P21M	P20M	R/W	P2M
0C3H	-	-	-	-	-	P32M	P31M	P30M	R/W	P3M
0C4H	P47M	P46M	P45M	P44M	P43M	P42M	P41M	P40M	R/W	P4M
0C5H	P57M	P56M	P55M	P54M	P53M	P52M	P51M	P50M	R/W	P5M
0C6H								MSPIRQ	R/W	INTRQ_1

0C7H								MSPIEN	R/W	INTEN_1
0C8H	ADCIRQ	TC1IRQ	TC0IRQ	T0IRQ	SIOIRQ	P02IRQ	P01IRQ	P00IRQ	R/W	INTRQ
0C9H	ADCIEN	TC1IEN	TC0IEN	T0IEN	SIOIEN	P02IEN	P01IEN	P00IEN	R/W	INTEN
0CAH				CPUM1	CPUM0	CLKMD	STPHX		R/W	OSCM
0CBH										
0CCH	WDTR7	WDTR6	WDTR5	WDTR4	WDTR3	WDTR2	WDTR1	WDTR0	W	WDTR
0CDH	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0	W	TC0R
0CEH	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	R/W	PCL
0CFH					PC11	PC10	PC9	PC8	R/W	PCH
0D0H						P02	P01	P00	R/W	P0
0D1H	P17	P16	P15	P14	P13	P12	P11	P10	R/W	P1
0D2H	P27	P26	P25	P24	P23	P22	P21	P20	R/W	P2
0D3H					-	P32	P31	P30	R/W	P3
0D4H	P47	P46	P45	P44	P43	P42	P41	P40	R/W	P4
0D5H	P57	P56	P55	P54	P53	P52	P51	P50	R/W	P5
0D6H										
0D7H										
0D8H	T0ENB	T0rate2	T0rate1	T0rate0	TC1X8	TX0X8		T0TB	R/W	T0M
0D9H	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0	R/W	T0C
0DAH	TC0ENB	TC0rate2	TC0rate1	TC0rate0	TC0CKS	ALOAD0	TC0OUT	PWM0OUT	R/W	TC0M
0DBH	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0	R/W	TC0C
0DCH	TC1ENB	TC1rate2	TC1rate1	TC1rate0	TC1CKS	ALOAD1	TC1OUT	PWM1OUT	R/W	TC1M
0DDH	TC1C7	TC1C6	TC1C5	TC1C4	TC1C3	TC1C2	TC1C1	TC1C0	R/W	TC1C
0DEH	TC1R7	TC1R6	TC1R5	TC1R4	TC1R3	TC1R2	TC1R1	TC1R0	W	TC1R
0DFH	GIE					STKPB2	STKPB1	STKPB0	R/W	STKP
0E0H					-	P02R	P01R	P00R	W	P0UR
0E1H	P17R	P16R	P15R	P14R	P13R	P12R	P11R	P10R	W	P1UR
0E2H	P27R	P26R	P25R	P24R	P23R	P22R	P21R	P20R	W	P2UR
0E3H						P32R	P31R	P30R	W	P3UR
0E4H	P47R	P46R	P45R	P44R	P43R	P42R	P41R	P40R	W	P4UR
0E5H	P57R	P56R	P55R	P54R	P53R	P52R	P51R	P50R	W	P5UR
0E6H	@HL7	@HL6	@HL5	@HL4	@HL3	@HL2	@HL1	@HL0	R/W	@HL
0E7H	@YZ7	@YZ6	@YZ5	@YZ4	@YZ3	@YZ2	@YZ1	@YZ0	R/W	@YZ
0E8H										
0E9H						P52OC	P11OC	P10OC	W	P1OC
0EAH										
0EBH										
0ECH										
0EDH										
0EEH										
0EFH										
0F0H	S7PC7	S7PC6	S7PC5	S7PC4	S7PC3	S7PC2	S7PC1	S7PC0	R/W	STK7L
0F1H					S7PC11	S7PC10	S7PC9	S7PC8	R/W	STK7H
0F2H	S6PC7	S6PC6	S6PC5	S6PC4	S6PC3	S6PC2	S6PC1	S6PC0	R/W	STK6L
0F3H					S6PC11	S6PC10	S6PC9	S6PC8	R/W	STK6H
0F4H	S5PC7	S5PC6	S5PC5	S5PC4	S5PC3	S5PC2	S5PC1	S5PC0	R/W	STK5L
0F5H					S5PC11	S5PC10	S5PC9	S5PC8	R/W	STK5H
0F6H	S4PC7	S4PC6	S4PC5	S4PC4	S4PC3	S4PC2	S4PC1	S4PC0	R/W	STK4L
0F7H					S4PC11	S4PC10	S4PC9	S4PC8	R/W	STK4H
0F8H	S3PC7	S3PC6	S3PC5	S3PC4	S3PC3	S3PC2	S3PC1	S3PC0	R/W	STK3L
0F9H					S3PC11	S3PC10	S3PC9	S3PC8	R/W	STK3H
0FAH	S2PC7	S2PC6	S2PC5	S2PC4	S2PC3	S2PC2	S2PC1	S2PC0	R/W	STK2L
0FBH					S2PC11	S2PC10	S2PC9	S2PC8	R/W	STK2H
0FCH	S1PC7	S1PC6	S1PC5	S1PC4	S1PC3	S1PC2	S1PC1	S1PC0	R/W	STK1L
0FDH				S1PC12	S1PC11	S1PC10	S1PC9	S1PC8	R/W	STK1H
0FEH	S0PC7	S0PC6	S0PC5	S0PC4	S0PC3	S0PC2	S0PC1	S0PC0	R/W	STK0L
0FFH					S0PC11	S0PC10	S0PC9	S0PC8	R/W	STK0H

**\* 注:**

- 1、为了避免系统错误，在初始化时，请将上表所有寄存器的位都按照设计要求设置为确定的"1"或者"0"；
- 2、所有寄存器名都已在 SN8ASM 编译器中做了宣告；
- 3、用户使用 SN8ASM 编译器对寄存器的位进行操作时，须在该寄存器的位前加 "F" ；
- 4、指令 "b0bset" ， "b0bclr" ， "bset" ， "bclr" 只能用于可读写的寄存器（ "R/W" ）。

### 2.1.4.4 累加器

8 位数据寄存器 ACC 用来执行 ALU 与数据存储器之间数据的传送操作。如果操作结果为零（Z）或有进位产生（C 或 DC），程序状态寄存器 PFLAG 中相应位会发生变化。

ACC 并不在 RAM 中，因此在立即寻址模式中不能用“B0MOV”指令对其进行读写。

➤ **例：读/写 ACC。**

; 将立即数写入 ACC。

```
MOV      A, #0FH
```

;把 ACC 中的数据存入 BUF 中。

```
MOV      BUF, A
B0MOV    BUF, A
```

; 把 BUF 中的数据送到 ACC 中。

```
MOV      A, BUF
B0MOV    A, BUF
```

系统执行中断操作时，ACC 和 PFLAG 不会自动保存，可通过“PUSH”和“POP”指令对 ACC 和 PFLAG 进行保存和恢复。

➤ **例：ACC 和工作寄存器中断保护操作。**

```
.DATA      ACCBUF   DS 1           ; 定义 ACCBUF 为 ACC 数据存储单元。
```

```
.CODE
```

```
INT_SERVICE:
```

```
PUSH                                ; 保存 ACC 和 PFLAG。
```

```
...
```

```
...
```

```
POP                                  ; 恢复 ACC 和 PFLAG。
```

```
RETI                                 ; 退出中断。
```

### 2.1.4.5 程序状态寄存器PFLAG

寄存器PFLAG中包含ALU运算状态信息、系统复位状态信息和LVD低电压检测状态信息。其中，位NT0和NPD显示系统复位状态信息，包括上电复位、LVD复位、外部复位和看门狗复位；位C、DC和Z显示ALU的运算信息。

086H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>PFLAG</b>	NT0	NPD	-	-	-	C	DC	Z
读/写	R/W	R/W	-	-	-	R/W	R/W	R/W
复位后	X	X	-	-	-	0	0	0

Bit [7:6] **NT0, NPD**: 复位状态标志。

NT0	NPD	复位状态
0	0	看门狗复位
0	1	保留
1	0	LVD 复位
1	1	外部复位

Bit 2 **C**: 进位标志。

- 1 =加法运算后有进位、减法运算没有借位发生或移位后移出逻辑“1”或比较运算的结果 $\geq 0$ ;
- 0 =加法运算后没有进位、减法运算有借位发生或移位后移出逻辑“0”或比较运算的结果 $< 0$ 。

Bit 1 **DC**: 辅助进位标志。

- 1 =加法运算时低四位有进位，或减法运算后没有向高四位借位；
- 0 =加法运算时低四位没有进位，或减法运算后有向高四位借位。

Bit 0 **Z**: 零标志。

- 1 =算术/逻辑/分支转移运算的结果为零；
- 0 =算术/逻辑/分支转移运算的结果非零。

\* 注：关于标志位 C、DC 和 Z 的更多信息请参阅指令集相关内容。

## 2.1.4.6 程序计数器

程序计数器 PC 是一个 12 位二进制程序地址寄存器，分高 4 位和低 8 位。专门用来存放下一条需要执行指令的内存地址。通常，程序计数器会随程序中指令的执行自动增加。

若程序执行 CALL 和 JMP 指令时，PC 指向特定的地址。

	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>PC</b>	-	-	-	-	PC11	PC10	PC9	PC8	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
复位后	-	-	-	-	0	0	0	0	0	0	0	0	0	0	0	0
	PCH								PCL							

### ☞ 单地址跳转

在 SONiX 单片机里面，有 9 条指令 (CMPRS、INCS、INCMS、DECS、DECMS、BTS0、BTS1、B0BTS0 和 B0BTS1) 可完成单地址跳转功能。如果这些指令执行结果为真，那么 PC 值加 2 以跳过下一条指令。

如果位测试为真，PC 加 2。

```
B0BTS1    FC           ; 若 Carry_flag = 1 则跳过下一条指令。
JMP       C0STEP     ; 否则执行 C0STEP。
```

```
...
C0STEP:   NOP
```

```
B0MOV     A, BUF0     ; BUF0 送入 ACC。
B0BTS0    FZ           ; Zero flag = 0 则跳过下一条指令。
JMP       C1STEP     ; 否则执行 C1STEP。
```

```
...
C1STEP:   NOP
```

如果 ACC 等于指定的立即数则 PC 值加 2，跳过下一条指令。

```
CMPRS     A, #12H
JMP       C0STEP
```

```
...
C0STEP:   NOP
```

执行加 1 指令后，结果为零时，PC 的值加 2，跳过下一条指令。

**INCS:**

```
INCS     BUF0
JMP      C0STEP     ;如果 ACC 不为“0”，则跳至 C0STEP。
```

```
...
C0STEP:   NOP
```

**INCMS:**

```
INCMS    BUF0
JMP      C0STEP     ;如果 BUF0 不为“0”，则跳至 C0STEP。
```

```
...
C0STEP:   NOP
```

执行减 1 指令后，结果为零时，PC 的值加 2，跳过下一条指令。

**DECS:**

```
DECS     BUF0
JMP      C0STEP     ;如果 ACC 不为“0”，则跳至 C0STEP。
```

```
...
C0STEP:   NOP
```

**DECMS:**

```
DECMS    BUF0
JMP      C0STEP     ;如果 BUF0 不为“0”，则跳至 C0STEP。
```

```
...
C0STEP:   NOP
```

## ☞ 多地址跳转

执行 JMP 或 ADD M,A (M=PCL) 指令可实现多地址跳转。执行 ADD M, A、ADC M, A 或 B0ADD M, A 后, 若 PCL 溢出, PCH 会自动进位。对于跳转表及其它应用, 用户可以通过上述 3 条指令计算 PC 的值而不需要担心 PCL 溢出的问题。

\* 注: PCH 仅支持 PC 的递增运算而不支持递减运算。当 PCL+ACC 执行完 PCL 有进位时, PCH 会自动加 1; 但执行 PCL-ACC 有借位发生, PCH 的值会保持不变。

➤ 例: PC = 0323H (PCH = 03H, PCL = 23H)。

```
; PC = 0323H
      MOV      A, #28H
      B0MOV   PCL, A           ; 跳到地址 0328H。
      ...
```

```
; PC = 0328H
      MOV      A, #00H
      B0MOV   PCL, A           ; 跳到地址 0300H。
      ...
```

➤ 例: PC = 0323H (PCH = 03H, PCL = 23H)。

```
; PC = 0323H
      B0ADD   PCL, A           ; PCL = PCL + ACC, PCH 的值不变。
      JMP     A0POINT         ; ACC = 0, 跳到 A0POINT。
      JMP     A1POINT         ; ACC = 1, 跳到 A1POINT。
      JMP     A2POINT         ; ACC = 2, 跳到 A2POINT。
      JMP     A3POINT         ; ACC = 3, 跳到 A3POINT。
      ...
      ...
```

### 2.1.4.7 H, L寄存器

寄存器 H 和 L 都是 8 位寄存器，主要有以下两个功能：

- 通用工作寄存器；
- RAM 数据寻址指针@HL。

081H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>H</b>	HBIT7	HBIT6	HBIT5	HBIT4	HBIT3	HBIT2	HBIT1	HBIT0
读/写	R/W							
复位后	X	X	X	X	X	X	X	X

080H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>L</b>	LBIT7	LBIT6	LBIT5	LBIT4	LBIT3	LBIT2	LBIT1	LBIT0
读/写	R/W							
复位后	X	X	X	X	X	X	X	X

➤ 例：用 H、L 作为数据指针，访问 bank0 中 020H 处的内容。

```
B0MOV    H, #00H
B0MOV    L, #20H
B0MOV    A, @HL
```

➤ 例：对 bank 0 中的数据进行清零处理。

```
CLR      H                ; H = 0, 指向 bank 0。
B0MOV    L, #7FH         ; L = 7FH。
CLR_HL_BUF:
CLR      @HL              ; @HL 清零。
DECMS    L                ; L - 1, 如果 L = 0, 程序结束。
JMP      CLR_HL_BUF
END_CLR:
CLR      @HL
...
...
```

### 2.1.4.8 Y, Z寄存器

寄存器 Y 和 Z 都是 8 位缓存器，主要用途如下：

- 普通工作寄存器；
- RAM 数据寻址指针 @YZ；
- 配合指令 MOV<sub>C</sub> 对 ROM 数据进行查表。

084H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>Y</b>	YBIT7	YBIT6	YBIT5	YBIT4	YBIT3	YBIT2	YBIT1	YBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

083H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>Z</b>	ZBIT7	ZBIT6	ZBIT5	ZBIT4	ZBIT3	ZBIT2	ZBIT1	ZBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

➤ 例：用 Y、Z 作为数据指针，访问 bank0 中 025H 处的内容。

```
B0MOV    Y, #00H      ; Y 指向 RAM bank 0。
B0MOV    Z, #25H      ; Z 指向 25H。
B0MOV    A, @YZ       ; 数据送入 ACC。
```

➤ 例：利用数据指针 @YZ 对 RAM 数据清零。

```
B0MOV    Y, #0        ; Y = 0, 指向 bank 0。
B0MOV    Z, #7FH      ; Z = 7FH, RAM 区的最后单元。
```

CLR\_YZ\_BUF:

```
CLR      @YZ          ; @YZ 清零。

DECMS   Z             ;
JMP     CLR_YZ_BUF    ; 不为零。
```

END\_CLR:

```
CLR      @YZ          ;
...      ;
```

### 2.1.4.9 X寄存器

8 位缓存器 X 寄存器主要有以下两个功能：

- 通用工作寄存器；
- 查表时为 ROM 的数据指针。

085H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>X</b>	XBIT7	XBIT6	XBIT5	XBIT4	XBIT3	XBIT2	XBIT1	XBIT0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

\* 注：关于 X 寄存器的查表应用请参阅“查表”章节。

### 2.1.4.10 R寄存器

8 位缓存器 R 主要有以下两个功能：

- 作为工作寄存器使用；
- 存储执行查表指令后的高字节数据。

（执行 MOV<sub>C</sub> 指令，指定 ROM 单元的高字节数据会被存入 R 寄存器而低字节数据则存入 ACC。）

082H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>R</b>	RBIT7	RBIT6	RBIT5	RBIT4	RBIT3	RBIT2	RBIT1	RBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

\* 注：关于 R 寄存器的查表应用请参阅“查表”章节。

## 2.2 寻址模式

### 2.2.1 立即寻址

将立即数直接送入 ACC 或指定的 RAM 单元。

- 例：立即数 12H 送入 ACC。  
MOV A, #12H
- 例：立即数 12H 送入寄存器 R。  
B0MOV R, #12H

\* 注：立即寻址模式中，指定的 RAM 单元必须是 80H~87H 的工作寄存器。

### 2.2.2 直接寻址

通过 ACC 对 RAM 单元数据进行操作。

- 例：地址 12H 处的内容送入 ACC。  
B0MOV A, 12H
- 例：ACC 中数据写入 RAM 中 12H 单元。  
B0MOV 12H, A

### 2.2.3 间接寻址


通过数据指针（H/L、Y/Z）对数据存储单元进行读写。

- 例：通过指针@HL 间接寻址。  
B0MOV H, #0 ; 清“H”以寻址 RAM bank 0。  
B0MOV L, #12H ; 设定寄存器地址。  
B0MOV A, @HL
- 例：通过指针@YZ 间接寻址。  
B0MOV Y, #0 ; 清“Y”以寻址 RAM bank 0。  
B0MOV Z, #12H ; 设定寄存器地址。  
B0MOV A, @YZ

## 2.3 堆栈操作

### 2.3.1 概述

SN8P275X 系列的堆栈缓存器共有 8 层，程序进入中断或执行 CALL 指令时，用来存储程序计数器 PC 的值。寄存器 STKP 为堆栈指针，指向堆栈缓存器顶层，STK<sub>n</sub>H 和 STK<sub>n</sub>L 分别是各堆栈缓存器高、低字节。



## 2.3.2 堆栈寄存器

堆栈指针 STKP 是一个 3 位寄存器，存放被访问的堆栈单元地址，12 位数据存储器 STKnH 和 STKnL 用于暂存堆栈数据。以上寄存器都位于 bank 0。

堆栈操作遵循后进先出（LIFO）的原则，入栈时堆栈指针 STKP 的值减 1，出栈时 STKP 的值加 1，这样，STKP 总是指向堆栈缓存器顶层单元。

系统进入中断或执行 CALL 指令之前，程序计数器 PC 的值被存入堆栈缓存器中进行入栈保护。

ODFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>STKP</b>	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位后	0	-	-	-	-	1	1	1

Bit[2:0] **STKPBn**: 堆栈指针 (n = 0 ~ 2)。

Bit 7 **GIE**: 全局中断控制位。

0 = 禁止;

1 = 允许。

➤ 例：系统复位时，堆栈指针寄存器内容为默认值，但强烈建议在程序初始部分重新设定，如下面所示：

```
MOV      A, #00000111B
B0MOV   STKP, A
```

0F0H~0FFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>STKnH</b>	-	-	-	-	SnPC11	SnPC10	SnPC9	SnPC8
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

0F0H~0FFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>STKnL</b>	SnPC7	SnPC6	SnPC5	SnPC4	SnPC3	SnPC2	SnPC1	SnPC0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

STKn = STKnH , STKnL (n = 7 ~ 0)

### 2.3.3 堆栈操作举例

执行程序调用指令 CALL 和响应中断服务时，堆栈指针 STKP 的值减 1，指针指向下一个堆栈缓存器。同时，对程序计数器 PC 的内容进行入栈保护。入栈操作如下表所示：

堆栈层数	STKP			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
0	1	1	1	Free	Free	-
1	1	1	0	STK0H	STK0L	-
2	1	0	1	STK1H	STK1L	-
3	1	0	0	STK2H	STK2L	-
4	0	1	1	STK3H	STK3L	-
5	0	1	0	STK4H	STK4L	-
6	0	0	1	STK5H	STK5L	-
7	0	0	0	STK6H	STK6L	-
8	1	1	1	STK7H	STK7L	-
> 8	1	1	0	-	-	堆栈溢出

对应每个入栈操作，都有一个出栈操作来恢复程序计数器 PC 的值。RETI 指令用于中断服务程序中，RET 用于子程序调用。出栈时，STKP 加 1 并指向下一个空闲堆栈缓存器。堆栈恢复操作如下表所示：

堆栈层数	STKP			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
8	1	1	1	STK7H	STK7L	-
7	0	0	0	STK6H	STK6L	-
6	0	0	1	STK5H	STK5L	-
5	0	1	0	STK4H	STK4L	-
4	0	1	1	STK3H	STK3L	-
3	1	0	0	STK2H	STK2L	-
2	1	0	1	STK1H	STK1L	-
1	1	1	0	STK0H	STK0L	-
0	1	1	1	Free	Free	-

# 3 复位

## 3.1 概述

SN8P275X 系列的单片机有以下几种复位方式：

- 上电复位；
- 看门狗复位；
- 掉电复位；
- 外部复位。


上述任一种复位发生时，所有的系统寄存器恢复默认状态，程序停止运行，同时程序计数器 PC 清零。复位结束后，系统从向量 0000H 处重新开始运行。PFLAG 寄存器的 NT0 和 NPD 两个标志位能够给出系统复位状态的信息。用户可以编程控制 NT0 和 NPD，从而控制系统的运行路径。

086H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>PFLAG</b>	NT0	NPD	-	-	-	C	DC	Z
读/写	R/W	R/W	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

Bit [7:6] **NT0, NPD**: 复位状态标志位

NT0	NPD	复位情况	说明
0	0	看门狗复位	看门狗定时器溢出
0	1	系统保留	-
1	0	上电及 LVD 复位	电源电压低于 LVD 检测电压
1	1	外部复位	外部复位引脚检测到低电平

任何一种复位方式都需要一定的响应时间，系统提供完善的复位流程以保证复位动作的顺利进行。对于不同类型的振荡器，完成复位所需要的时间也不同。因此，VDD 的上升速度和不同晶振的起振时间都不固定。RC 振荡器的起振时间最短，晶体振荡器的起振时间则较长。在用户使用的过程中，应考虑系统对上电复位时间的要求。



## 3.2 上电复位

上电复位与 LVD 操作密切相关。系统上电过程呈逐渐上升的曲线形式，需要一定时间才能达到正常电平值。下面给出上电复位的正常时序：

- **上电：**系统检测到电源电压上升并等待其稳定；
- **外部复位：**系统检测外部复位引脚状态。如果不为高电平，系统保持复位状态直到外部复位引脚的复位结束。
- **系统初始化：**所有的系统寄存器被置为默认状态；
- **振荡器开始工作：**振荡器开始提供系统时钟；
- **执行程序：**上电结束，程序开始运行。

## 3.3 看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下，由程序将看门狗定时器清零。若出错，系统处于未知状态，看门狗定时器溢出，此时系统复位。看门狗复位后，系统重启进入正常状态。看门狗复位的时序如下：

- **看门狗定时器状态：**系统检测看门狗定时器是否溢出，若溢出，则系统复位；
- **系统初始化：**所有的系统寄存器被置为默认状态；
- **振荡器开始工作：**振荡器开始提供系统时钟；
- **执行程序：**上电结束，程序开始运行。

看门狗定时器应用注意事项如下：


- 对看门狗清零之前，检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性；
- 不能在中断中对看门狗清零，否则无法检测到主程序跑飞的状况；
- 程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

\* 注：关于看门狗定时器的详细内容，请参阅“看门狗定时器”有关章节。

## 3.4 掉电复位

### 3.4.1 概述

掉电复位针对外部因素引起的系统电压跌落情形（例如：干扰或外部负载的变化），掉电复位可能会引起系统工作状态不正常或程序执行错误。



掉电复位示意图

电压跌落可能会进入系统死区。系统死区意味着电源不能满足系统的最小工作电压要求。上图是一个典型的掉电复位示意图。图中，VDD受到严重的干扰，电压值降的非常低。虚线以上区域系统正常工作，在虚线以下的区域内，系统进入未知的工作状态，这个区域称作死区。当VDD跌至V1时，系统仍处于正常状态；当VDD跌至V2和V3时，系统进入死区，则容易导致出错。以下情况系统可能进入死区：

#### DC 运用中：

DC运用中一般都采用电池供电，当电池电压过低或单片机驱动负载时，系统电压可能跌落并进入死区。这时，电源不会进一步下降到LVD检测电压，因此系统维持在死区。


#### AC 运用中：

系统采用AC供电时，DC电压值受AC电源中的噪声影响。当外部负载过高，如驱动马达时，负载动作产生的干扰也影响到DC电源。VDD若由于受到干扰而跌落至最低工作电压以下时，则系统将有可能进入不稳定工作状态。

在AC运用中，系统上、下电时间都较长。其中，上电时序保护使得系统正常上电，但下电过程却和DC运用中情形类似，AC电源关断后，VDD电压在缓慢下降的过程中易进入死区。

### 3.4.2 系统工作电压

为了改善系统掉电复位的性能，首先必须明确系统具有的最低工作电压值。系统最低工作电压与系统执行速度有关，不同的执行速度下最低工作电压值也不同。



系统工作电压与执行速度关系图

如上图所示，系统正常工作电压区域一般高于系统复位电压，同时复位电压由低电压检测（LVD）电平决定。当系统执行速度提高时，系统最低工作电压也相应提高，但由于系统复位电压是固定的，因此在系统最低工作电压与系统复位电压之间就会出现一个电压区域，系统不能正常工作，也不会复位，这个区域即为死区。


### 3.4.3 掉电复位性能改进

如何改善系统掉电复位性能，有以下几点建议：

- LVD 复位；
- 看门狗复位；
- 降低系统工作速度；
- 采用外部复位电路（稳压二极管复位电路，电压偏移复位电路，外部 IC 复位电路）。

\* 注：“稳压二极管复位电路”、“电压偏移复位电路”和“外部 IC 复位电路”能够完全避免掉电复位出错。

LVD 复位：



低电压检测（LVD）是 SONiX 8 位单片机内置的掉电复位保护装置，当 VDD 跌落并低于 LVD 检测电压值时，LVD 被触发，系统复位。不同的单片机有不同的 LVD 检测电平，LVD 检测电平值仅为一个电压点，并不能覆盖所有死区范围。因此采用 LVD 依赖于系统要求和环境状况。电源变化较大时，LVD 能够起到保护作用，如果电源变化触发 LVD，系统工作仍出错，那么 LVD 就不能起到保护作用，就需要采用其它复位方法。

看门狗复位：

看门狗定时器用于保证系统正常工作。通常，会在主程序中将看门狗定时器清零，但不要在多个分支程序中清看门狗。若程序正常运行，看门狗不会复位。当系统进入死区或程序运行出错的时候，看门狗定时器继续计数直至溢出，系统复位。如果看门狗复位后电源仍处于死区，则系统复位失败，保持复位状态，直到系统工作状态恢复到正常值。

降低系统工作速度：

系统工作速度越快最低工作电压值越高，从而加大工作死区的范围，因此降低系统工作速度不失为降低系统进入死区几率的有效措施。所以，可选择合适的工作速度以避免系统进入死区，这个方法需要调整整个程序使其满足系统要求。

附加外部复位电路：

外部复位也能够完全改善掉电复位性能。有三种外部复位方式可改善掉电复位性能：稳压二极管复位电路，电压偏移复位电路和外部 IC 复位电路。它们都采用外部复位信号控制单片机可靠复位。

## 3.5 外部复位


外部复位引脚为施密特触发结构，低电平有效。复位引脚处于高电平时，系统正常运行。当复位引脚输入低电平信号时，系统复位。外部复位操作在上电和正常工作模式时有效。需要注意的是，在系统上电完成后，外部复位引脚必须输入高电平，否则系统将一直保持在复位状态。外部复位的时序如下：

- **外部复位：**系统检测复位引脚的状态，如果复位引脚不为高电平，系统会一直保持在复位状态，直到外部复位结束；
- **系统初始化：**所有的系统寄存器被置为初始状态；
- **振荡器开始工作：**振荡器开始提供系统时钟；
- **执行程序：**上电结束，程序开始运行。

外部复位可以在上电过程中使系统复位。良好的外部复位电路可以保护系统以免进入未知的工作状态，如 AC 应用中的掉电复位等。

## 3.6 外部复位电路


### 3.6.1 基本RC复位电路



上图为一个由电阻 R1 和电容 C1 组成的基本 RC 复位电路，它在系统上电的过程中能够为复位引脚提供一个缓慢上升的复位信号。这个复位信号的上升速度低于 VDD 的上电速度，为系统提供合理的复位时序，当复位引脚检测到高电平时，系统复位结束，进入正常工作状态。

\* 注：此 RC 复位电路不能解决非正常上电和掉电复位问题。


### 3.6.2 二极管&RC复位电路



上图中，R1 和 C1 同样是为复位引脚提供输入信号。对于电源异常情况，二极管正向导通使 C1 快速放电并与 VDD 保持一致，避免复位引脚持续高电平、系统无法正常复位。


\* 注：“基本 RC 复位电路”和“二极管及 RC 复位电路”中的电阻 R2 都是必不可少的限流电阻，以避免复位引脚 ESD (Electrostatic Discharge) 或 EOS (Electrical Over-stress) 击穿。

### 3.6.3 稳压二极管复位电路



稳压二极管复位电路是一种简单的 LVD 电路，基本上可以完全解决掉电复位问题。如上图电路中，利用稳压管的击穿电压作为电路复位检测值，当 VDD 高于“ $V_z + 0.7V$ ”时，三极管集电极输出高电平，单片机正常工作；当 VDD 低于“ $V_z + 0.7V$ ”时，三极管集电极输出低电平，单片机复位。稳压管规格不同则电路复位检测值不同，根据电路的要求选择合适的二极管。

### 3.6.4 电压偏移复位电路




电压偏置复位电路是一种简单的 LVD 电路，基本上可以完全解决掉电复位问题。与稳压二极管复位电路相比，这种复位电路的检测电压值的精确度有所降低。电路中，R1 和 R2 构成分压电路，当 VDD 高于和等于分压值“ $0.7V \times (R1 + R2) / R1$ ”时，三极管集电极 C 输出高电平，单片机正常工作；VDD 低于“ $0.7V \times (R1 + R2) / R1$ ”时，集电极 C 输出低电平，单片机复位。

对于不同应用需求，选择适当的分压电阻。单片机复位引脚上电压的变化与 VDD 电压变化之间的差值为 0.7V。如果 VDD 跌落并低于复位引脚复位检测值，那么系统将被复位。如果希望提升电路复位电平，可将分压电阻设置为  $R2 > R1$ ，并选择 VDD 与集电极之间的结电压高于 0.7V。分压电阻 R1 和 R2 在电路中要耗电，此处的功耗必须计入整个系统的功耗中。

\* 注：在电源不稳定或掉电复位的情况下。“稳压二极管复位电路”和“偏压复位电路”能够保护电路在电压跌落时避免系统出错。当电压跌落至低于复位检测值时，系统将被复位。从而保证系统正常工作。

### 3.6.5 外部IC复位电路



外部复位也可以选用 IC 进行外部复位，但是这样一来系统成本将会增加。针对不同的应用要求选择适当的复位 IC，如上图所示外部 IC 复位电路，能够有效的降低电源变化对系统的影响。

# 4 系统时钟


## 4.1 概述

SN8P275X 系列的单片机内带双时钟系统：高速时钟和低速时钟。高速时钟由外部振荡电路或内置 16MHz 高速 RC 振荡电路（IHRC 16MHz）提供，低速时钟由内置的低速 RC 振荡电路（ILRC 16KHZ@3V、32KHz @5V）提供。两种时钟都可作为系统时钟源  $F_{osc}$ ，系统工作在低速模式时， $F_{osc}$  4 分频后作为一个指令周期（ $F_{cpu}$ ）。

- 普通模式（高速时钟）： $F_{cpu} = F_{osc} / N$ ， $N = 1 \sim 128$ ，由  $F_{cpu}$  编译选项控制；
- 低速模式（低速时钟）： $F_{cpu} = F_{osc} / 4$ 。

在干扰较严重的运行条件下，SONiX 提供的杂讯滤波器能够对外部干扰进行隔离以保护系统的正常工作。但在杂讯滤波器有效时，最小的  $F_{cpu}$  被限制为  $F_{cpu} = F_{osc} / 4$ 。

## 4.2 系统时钟框图



- **HOSC:** High\_Clk 编译选项。
- **Fhosc:** 外部高速时钟频率。
- **Flosc:** 内部低速 RC 时钟频率（16KHz@3V，32KHz@5V）。
- **Fosc:** 系统时钟频率。
- **Fcpu:** 指令执行频率。

## 4.3 OSCM寄存器

寄存器 OSCM 控制振荡器的状态和系统的工作模式。

0CAH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>OSCM</b>	-	-	-	CPUM1	CPUM0	CLKMD	STPHX	-
读/写	-	-	-	R/W	R/W	R/W	R/W	-
复位后	-	-	-	0	0	0	0	-

Bit 1     **STPHX**: 高速振荡器控制位。  
           0 = 高速时钟正常运行;  
           1 = 高速振荡器停止, 内部低速 RC 振荡器运行。

Bit 2     **CLKMD**: 系统高/低速时钟模式控制位。  
           0 = 普通模式, 系统采用高速时钟;  
           1 = 低速模式, 系统采用内部低速时钟。

Bit[4:3] **CPUM[1:0]**: 单片机工作模式控制位。  
           00 = 普通模式;  
           01 = 睡眠模式;  
           10 = 绿色模式;  
           11 = 系统保留。

➤ 例: 停止高速振荡器。  
           B0BSET     FSTPHX

➤ 例: 进入睡眠模式时, 停止高速及低速振荡器。  
           B0BSET     FCPUM0

## 4.4 系统高速时钟

系统高速时钟源由内部 16MHz RC 振荡电路或外部高速振荡器提供，由编译选项“High\_Clk”控制。

High_Clk 编译选项	功能说明
IHRC_16M	高速内部 16MHz RC，XIN/XOUT 为普通 IO 引脚（P3.2/P3.1）。
IHRC_RTC	高速内部 16MHz RC，带有 0.5s RTC。XIN/XOUT 为普通 IO 引脚（P3.2/P3.1）。
RC	外部高速时钟振荡器采用廉价的 RC 振荡电路，XOUT 是 Fcpu 的输出引脚。
32K	外部高速时钟振荡器采用低频、省电晶体振荡器（32.768KHz）。
12M	外部高速时钟振荡器采用高频晶体/陶瓷振荡器（如 12MHz）。
4M	外部高速时钟振荡器采用标准晶体/陶瓷振荡器（如 4MHz）。

### 4.4.1 内部高速RC

内部高速 16MHz RC 振荡器，由编译选项“IHRC\_16M”和“IHRC\_RTC”控制，选择“IHRC\_16M”时，系统时钟由内部 16MHz RC 振荡电路提供，XIN/XOUT 为普通的 I/O 引脚；选择“IHRC\_RTC”时，系统时钟由内部 16MHz RC 提供，XIN/XOUT 引脚连接外部 32768Hz 晶振，用来作为实时时钟（RTC）。


- **IHRC:** 系统高速时钟为内部 16MHz RC 振荡器，XIN/XOUT 为普通 I/O 引脚。
- **IHRC\_RTC:** 系统高速时钟为内部 16MHz RC 振荡器，XIN/XOUT 连接外部 32768Hz 晶振，作为实时时钟的时钟源。

RTC 由 OPTIN 寄存器控制，TRC 定时器为 T0，关于 RTC 功能请参考 T0 定时器。


## 4.4.2 外部高速时钟

外部高速时钟共三种模式：石英/陶瓷振荡器，RC 及外部时钟源，由编译选项 High\_Clk 控制具体模式的选择。石英/陶瓷振荡器和 RC 振荡器的起振时间各不相同。RC 振荡器的起振时间相对较短。振荡器的起振时间决定了复位时间的长短。


4MHz Crystal




RC



32768Hz Crystal




4MHz Ceramic



### 4.4.2.1 晶体/陶瓷


石英/陶瓷振荡器由 XIN、XOUT 口驱动，对于高速、普通和低速三种不同工作模式，振荡器的驱动电流也不同。编译选项 “High\_Clk” 支持不同的频率条件：12MHz、4MHz 和 32KHz 等。



\* 注：上图中，XIN/XOUT/VSS 引脚与石英/陶瓷振荡器以及电容 C 之间的线路越短越好。

### 4.4.2.2 RC


通过编译选项“High\_Clk”的设置可控制 RC 振荡器的选择，RC 振荡器输出频率最高可达 10MHZ。改变电阻 R 可改变输出频率的大小，电容 C 的最佳容量为 50P~100P，XOUT 为普通 I/O 引脚，如下图所示：



\* 注：电容 C 和电阻 R 应尽可能的接近单片机的 VDD。

### 4.4.2.3 外部时钟输入


单片机可选择片外时钟信号作为系统时钟，从 XIN 脚送入，XOUT 为普通 I/O 引脚。



\* 注：外部振荡电路中的 GND 必须尽可能的接近单片机的 VSS 端口。

## 4.5 系统低速时钟

系统低速时钟源即内置的低速振荡器，采用 RC 振荡电路。低速时钟的输出频率受系统电压和环境温度的影响，通常为 5V 时输出 32KHZ，3V 时输出 16KHZ。输出频率与工作电压之间的关系如下图所示。



低速时钟可作为看门狗定时器的时钟源。由 CLKMD 控制系统低速工作模式。

- Fosc = 内部低速 RC 振荡器（16KHz @3V，32KHz @5V）。
- 低速模式 Fcpu = Fosc / 4。

在睡眠模式下可以停掉内部低速 RC。

- 例：在睡眠模式下，停止内部低速振荡器。  
B0BSET      FCPUM0

\* 注：不可以单独停止内部低速时钟；由寄存器 OSCM 的位 CPUM0 和 CPUM1 的设置决定内部低速时钟的状态。

### 4.5.1 系统时钟测量

在设计过程中，用户可通过软件指令周期对系统时钟速度进行测试。

- 例：外部振荡器的 Fcpu 指令周期测试。  
B0BSET      P0M.0                      ; P0.0 置为输出模式以输出 Fcpu 的触发信号。

@@:

```
B0BSET      P0.0
B0BCLR      P0.0
JMP            @B
```


\* 注：不能直接从 XIN 引脚测试 RC 振荡频率，因为探针的连接会影响测试的准确性。

# 5 系统工作模式

## 5.1 概述

SN8P275X 可在如下四种工作模式之间进行切换：

- 普通模式（高速模式）；
- 低速模式；
- 省电模式（睡眠模式）；
- 绿色模式。



工作模式说明

工作模式	普通模式	低速模式	绿色模式	睡眠模式	注释
EHOSC	运行	由 STPHX 控制	由 STPHX 控制	停止	
ILRC	运行	运行	运行	停止	
CPU 指令	执行	执行	停止	停止	
T0 定时器	*有效	*有效	*有效	无效	*T0ENB = 1 时有效
TC0 定时器	*有效	*有效	*有效	无效	*TC0ENB = 1 时有效
TC1 定时器	*有效	*有效	*有效	无效	*TC1ENB = 1 时有效
看门狗定时器	由 Watch_Dog 编译选项控制	由 Watch_Dog 编译选项控制	由 Watch_Dog 编译选项控制	由 Watch_Dog 编译选项控制	请参阅编译选项章节
内部中断	全部有效	全部有效	T0, TC0	全部无效	
外部中断	全部有效	全部有效	全部有效	全部无效	
唤醒功能	-	-	P0, P1, T0, 复位	P0, P1, 复位	

- EHOSC：外部高速时钟。
- ILRC：内部低速时钟（RC 振荡器：3V 时 16K，5V 时 32K）。

## 5.2 系统工作模式切换

- 例：系统由普通/低速模式切换到睡眠模式。

```
B0BSET          FCPUM0          ; CPUM0 = 1。
```

\* 注：系统进入睡眠模式后，只有具有唤醒功能的引脚和复位能够将系统唤醒并回到普通模式中。

- 例：系统由普通模式转换到低速模式。

```
B0BSET          FCLKMD
B0BSET          FSTPHX          ; 外部高速振荡器停振。
```

- 例：低速模式转换到普通模式（外部高速振荡器始终处于工作状态）。

```
B0BCLR          FCLKMD
```

- 例：系统由低速模式转换到普通模式（外部高速振荡器停止工作）。

在外部高速时钟停振的情况下，系统回到普通模式时至少需要延迟 20ms 以稳定振荡器。

```
B0BCLR          FSTPHX          ; 启动外部振荡器。
```

```
@@:            B0MOV          Z, #54          ; 若 VDD=5V, 内部 RC=32KHz 系统延迟 0.125msX162 = 20.25ms.
                DECMS          Z
                JMP            @B
```

```
B0BCLR          FCLKMD          ; 系统回到普通模式。
```

- 例：系统由普通模式/低速模式进入绿色模式。

```
B0BSET          FCPUM1
```

注：绿色模式下如果禁止 T0 的唤醒功能，则只有具有唤醒功能的引脚和复位引脚可以将系统唤醒(具有唤醒功能的引脚将系统返回到上一个工作模式，复位引脚将系统返回到普通模式)。

- 例：系统由普通/低速模式进入绿色模式，并使能 T0 唤醒功能。

; 设置 T0 定时器的唤醒功能。

```
B0BCLR          FT0IEN          ; 禁止 T0 中断。
B0BCLR          FT0ENB          ; 关闭 T0 定时器。
MOV             A, #20H          ;
B0MOV           T0M, A           ; T0 时钟 = Fcpu / 64。
MOV             A, #64H          ;
B0MOV           T0C, A           ; T0C 初始值 = 64H (T0 中断间隔 = 10 ms)。
```

```
B0BCLR          FT0IEN          ; 禁止 T0 中断。
B0BCLR          FT0IRQ          ; T0 中断请求寄存器清零。
B0BSET          FT0ENB          ; 开启 T0。
```

; 进入绿色模式。

```
B0BCLR          FCPUM0
B0BSET          FCPUM1
```

\* 注：绿色模式下如果使能 T0 的唤醒功能，则具有唤醒功能的引脚、复位引脚和 T0 都能够将系统唤醒。T0 的唤醒周期可编程控制，请注意对 T0ENB 的设置。

## 5.3 系统唤醒

### 5.3.1 概述

睡眠模式和绿色模式下，系统并不执行程序。唤醒触发信号可以将系统唤醒进入普通模式或低速模式。唤醒触发信号包括：外部触发信号（P0、P1 的电平变换）和内部触发（T0 定时器溢出）。

- 从睡眠模式唤醒后只能进入普通模式，且将其唤醒的触发只能是外部触发信号（P0、P1 电平变化）；
- 如果是将系统由绿色模式唤醒返回到上一个工作模式（普通模式或低速模式），则可以是外部触发信号（P0、P1 电平变换）和内部触发信号（T0 溢出）。

### 5.3.2 唤醒时间

系统进入睡眠模式后，高速时钟振荡器停止运行。把系统从睡眠模式唤醒时，单片机需要等待 4096 个外部高速时钟周期的时间，以等待振荡电路稳定工作，等待的这一段就称为唤醒时间。唤醒时间结束后，系统进入普通模式。

\* 注：从绿色模式下唤醒系统不需要唤醒时间，因为系统时钟在绿色模式下仍然正常工作。

唤醒时间的计算如下：

$$\text{唤醒时间} = 1/\text{Fosc} * 4096 \text{ (sec)} + \text{高速时钟启动时间}$$

\* 注：高速时钟的启动时间决定于 VDD 和振荡器的类型。

➤ 例：睡眠模式下，系统被唤醒进入普通模式。唤醒时间的计算如下：

$$\text{唤醒时间} = 1/\text{Fosc} * 4096 = 1.024 \text{ ms} \text{ (Fosc} = 4\text{MHz)}$$

$$\text{总的唤醒时间} = 1.024\text{ms} + \text{振荡器启动时间}$$

### 5.3.3 P1W唤醒控制寄存器

在绿色模式和睡眠模式下，有唤醒功能的 I/O 口能够将系统唤醒到普通模式。P0 和 P1 都具有唤醒功能，二者区别在于：P0 的唤醒功能始终有效，而 P1 的唤醒功能则由寄存器 P1W 控制。

0C0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P1W</b>	P17W	P16W	P15W	P14W	P13W	P12W	P11W	P10W
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0


Bit[7:0] **P10W~P17W**: P1 唤醒功能控制位。

- 0 = 禁止；
- 1 = 使能。

# 6 中断

## 6.1 概述

SN8P275X 系列单片机提供 8 种中断源：6 个内部中断（T0/TC0/TC1/SIO/ADC/MSP）和 3 个外部中断（INT0/INT1/INT2）。外部中断可以将系统从睡眠模式唤醒进入高速模式，在返回高速模式前，外部中断请求被锁定。一旦程序进入中断，寄存器 STKP 的位 GIE 将被硬件自动清零以避免再次响应其它中断。系统退出中断，即执行完 RETI 指令后，硬件自动将 GIE 置“1”，以响应下一个中断。中断请求存放在寄存器 INTRQ 中。



\* 注：程序响应中断时，位 GIE 必须处于有效状态。

## 6.2 INTEN中断使能寄存器

中断请求控制寄存器 INTEN 包括所有中断的使能控制位。INTEN 的有效位被置为“1”，则系统进入该中断服务程序，程序计数器入栈，程序转至 0008H 即中断程序。程序运行到指令 RETI 时，中断结束，系统退出中断服务。

0C9H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>INTEN</b>	ADCIEN	TC1IEN	TC0IEN	TOIEN	SIOIEN	P02IEN	P01IEN	P00IEN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 0 **P00IEN**: P0.0 外部中断 (INT0) 控制位。

0 = 禁止;  
1 = 使能。

Bit 1 **P01IEN**: P0.1 外部中断 (INT1) 控制位。

0 = 禁止;  
1 = 使能。

Bit 2 **P02IEN**: P0.2 外部中断 (INT2) 控制位。

0 = 禁止;  
1 = 使能。

Bit 3 **SIOIEN**: SIO 外部中断控制位。

0 = 禁止;  
1 = 使能。

Bit 4 **TOIEN**: T0 中断控制位。

0 = 禁止;  
1 = 使能。

Bit 5 **TC0IEN**: TC0 中断控制位。

0 = 禁止;  
1 = 使能。

Bit 6 **TC1IEN**: TC1 中断控制位。

0 = 禁止;  
1 = 使能。

Bit 7 **ADCIEN**: ADC 中断控制位。

0 = 禁止;  
1 = 使能。

0C7H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>INTEN_1</b>	-	-	-	-	-	-	-	MSPIEN
读/写	-	-	-	-	-	-	-	R/W
复位后	-	-	-	-	-	-	-	0

Bit 0 **MSPIEN**: MSP 中断控制位。

0 = 禁止;  
1 = 使能。

## 6.3 INTRQ中断请求寄存器

中断请求寄存器 INTRQ 中存放各中断请求标志。一旦有中断请求发生，INTRQ 中的相应位将被置“1”，该请求被响应后，程序应将该标志位清零。根据 INTRQ 的状态，程序判断是否有中断发生，并执行相应的中断服务。

0C8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>INTRQ</b>	ADCIRQ	TC1IRQ	TC0IRQ	T0IRQ	SIOIRQ	P02IRQ	P01IRQ	P00IRQ
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 0 **P00IRQ**: P0.0 中断 (INT0) 请求标志位。  
0 = INT0 无中断请求;  
1 = INT0 有中断请求。

Bit 1 **P01IRQ**: P0.1 中断 (INT1) 请求标志位。  
0 = INT1 无中断请求;  
1 = INT1 有中断请求。

Bit 2 **P02IRQ**: P0.2 中断 (INT2) 请求标志位。  
0 = INT2 无中断请求;  
1 = INT2 有中断请求。

Bit 3 **SIOIRQ**: SIO 中断请求标志位。  
0 = SIO 无中断请求;  
1 = SIO 有中断请求。

Bit 4 **T0IRQ**: T0 中断请求标志位。  
0 = T0 无中断请求;  
1 = T0 有中断请求。

Bit 5 **TC0IRQ**: TC0 中断请求标志位。  
0 = TC0 无中断请求;  
1 = TC0 有中断请求。

Bit 6 **TC1IRQ**: TC1 中断请求标志位。  
0 = TC1 无中断请求;  
1 = TC1 有中断请求。

Bit 7 **ADCIRQ**: ADC 中断请求标志位。  
0 = ADC 无中断请求;  
1 = ADC 有中断请求。

0C6H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>INTRQ_1</b>	-	-	-	-	-	-	-	MSPIRQ
读/写	-	-	-	-	-	-	-	R/W
复位后	-	-	-	-	-	-	-	0

Bit 0 **MSPIRQ**: MSP 中断请求标志位。  
0 = MSP 无中断请求;  
1 = MSP 有中断请求。

## 6.4 GIE全局中断

只有当全局中断控制位 GIE 置“1”的时候程序才能响应中断请求。一旦有中断发生，程序计数器（PC）指向中断向量地址（0008H），堆栈层数加 1。

0DFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STKP	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位后	0	-	-	-	-	1	1	1

Bit 7     **GIE:** 全局中断控制位。  
0 = 禁止全局中断；  
1 = 使能全局中断。

➤ 例：设置全局中断控制位（GIE）。  
BOBSET            FGIE                            ; 使能 GIE。

\* 注：在所有中断中，GIE 都必须处于使能状态。

## 6.5 PUSH, POP

有中断请求发生并被响应后，程序转至 0008H 执行中断子程序。在响应中断之前，必须保存 ACC 和 PFLAG 的内容。系统提供 PUSH 和 POP 指令进行入栈保护和出栈恢复。

\* 注：PUSH、POP 指令保存和恢复 ACC/PFLAG（不包括 NT0、NPD），PUSH/POP 缓存器有且仅有一层。

➤ 例：用 PUSH、POP 指令来保护和恢复 ACC 和 PFLAG。

```

ORG      0
JMP      START

ORG      8H
JMP      INT_SERVICE

ORG      10H
START:
...

INT_SERVICE:
PUSH                      ; 保存 ACC 和 PFLAG。
...
...
POP                        ; 恢复 ACC 和 PFLAG。

RETI                       ; 退出中断。
...
ENDP

```

## 6.6 外部中断INT0~INT2

SN8P275X 共有 3 个外部中断：INT0、INT1、INT2。当外部中断被触发时，若使能外部中断使能控制位，则外部中断请求标志位被置 1。若使能外部中断使能控制位且外部中断请求位置 1 时，程序计数器跳转到中断向量地址 0008H 开始执行中断服务。若禁止外部中断使能控制位，则外部中断请求标志位无效，则不会执行中断服务程序。

外部中断内置唤醒锁存功能，就是指系统从睡眠模式唤醒，唤醒源为中断源（P0.0、P0.1 和 P0.2）。触发沿的方向与中断沿的配置相互配合。当触发沿被锁存后，系统被唤醒后先执行中断服务程序。

0BFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>PEDGE</b>	-	-	P02G1	P02G0	P01G1	P01G0	P00G1	P00G0
读/写	-	-	R/W	R/W	R/W	R/W	R/W	R/W
复位后	-	-	0	0	0	0	0	0

Bit[5:4] **P02G[1:0]**: INT2 中断触发控制位。  
 00 = 保留;  
 01 = 上升沿;  
 10 = 下降沿;  
 11 = 上升/下降沿（电平变换触发）。

Bit[3:2] **P01G[1:0]**: INT1 中断触发控制位。  
 00 = 保留;  
 01 = 上升沿;  
 10 = 下降沿;  
 11 = 上升/下降沿（电平变换触发）。

Bit[1:0] **P00G[1:0]**: INT0 中断触发控制位。  
 00 = 保留;  
 01 = 上升沿;  
 10 = 下降沿;  
 11 = 上升/下降沿（电平变换触发）。

➤ **例：INT0 中断请求设置，电平触发。**

```
MOV      A, #98H
B0MOV    PEDGE, A      ; INT0 置为电平触发。

B0BCLR   FP00IRQ      ; INT0 中断请求标志清零。
B0BSET   FP00IEN      ; 使能 INT0 中断。
B0BSET   FGIE         ; 使能 GIE。
```

➤ **例：INT0 中断。**

```
ORG      8H
JMP     INT_SERVICE
INT_SERVICE:
...
; ACC 和 PFLAG 入栈保护。

B0BTS1  FP00IRQ      ; 检测 P00IRQ。
JMP     EXIT_INT     ; P00IRQ = 0, 退出中断。

B0BCLR   FP00IRQ      ; P00IRQ 清零。
...
; INT1 中断服务程序。
...

EXIT_INT:
...
; ACC 和 PFLAG 出栈恢复。

RETI
; 退出中断。
```

## 6.7 T0 中断

T0C 溢出时，无论 T0IEN 处于何种状态，T0IRQ 都会置“1”。若 T0IEN 和 T0IRQ 都置“1”，系统就会响应 T0 的中断；若 T0IEN = 0，则无论 T0IRQ 是否置“1”，系统都不会响应 T0 中断。尤其需要注意多种中断下的情形。

### ➤ 例：设置 T0 中断。

```

B0BCLR    FT0IEN    ; 禁止 T0 中断。
B0BCLR    FT0ENB    ; 关闭 T0。
MOV       A, #20H   ;
B0MOV     T0M, A    ; 设置 T0 时钟= Fcpu / 64。
MOV       A, #64H   ; 初始化 T0C = 64H。
B0MOV     T0C, A    ; 设置 T0 间隔时间= 10 ms。

B0BCLR    FT0IRQ    ; T0IRQ 清零。
B0BSET    FT0IEN    ; 使能 T0 中断。
B0BSET    FT0ENB    ; 开启定时器 T0。

B0BSET    FGIE      ; 使能 GIE。

```

### ➤ 例：T0 中断服务程序。

```

ORG       8H
INT_SERVICE:
JMP      INT_SERVICE

...
; 保存 ACC 和 PFLAG。

B0BTS1   FT0IRQ    ; 检查是否有 T0 中断请求标志。
JMP      EXIT_INT  ; T0IRQ = 0, 退出中断。

B0BCLR   FT0IRQ    ; 清 T0IRQ。
MOV      A, #64H
B0MOV    T0C, A
;
...
EXIT_INT:
...
; 恢复 ACC 和 PFLAG。

RETI     ; 退出中断。

```

## 6.8 TC0 中断

TC0C 溢出时，无论 TC0IEN 处于何种状态，TC0IRQ 都会置“1”。若 TC0IEN 和 TC0IRQ 都置“1”，系统就会响应 TC0 的中断；若 TC0IEN = 0，则无论 TC0IRQ 是否置“1”，系统都不会响应 TC0 中断。尤其需要注意多种中断下的情形。

### ➤ 例：TC0 中断请求设置。

```

B0BCLR    FTC0IEN    ; 禁止 TC0 中断。
B0BCLR    FTC0ENB    ;
MOV       A, #20H    ;
B0MOV     TC0M, A    ; TC0 时钟 = Fcpu / 64。
MOV       A, # 64H   ; TC0C 初始值 = 64H。
B0MOV     TC0C, A    ; TC0 间隔 = 10 ms。

B0BCLR    FTC0IRQ    ; 清 TC0 中断请求标志。
B0BSET    FTC0IEN    ; 使能 TC0 中断。
B0BSET    FTC0ENB    ;

B0BSET    FGIE       ; 使能 GIE。

```

### ➤ 例：TC0 中断服务程序。

```

ORG       8H
INT_SERVICE:
JMP      INT_SERVICE

...
; 保存 ACC 和 PFLAG。

B0BTS1   FTC0IRQ    ; 检查是否有 TC0 中断请求标志。
JMP      EXIT_INT   ; TC0IRQ = 0，退出中断。

B0BCLR   FTC0IRQ    ; 清 TC0IRQ。
MOV      A, #64H    ;
B0MOV    TC0C, A    ; 清 TC0C。
...      ; TC0 中断程序。
...

EXIT_INT:
...
; 恢复 ACC 和 PFLAG。

RETI    ; 退出中断。

```

## 6.9 TC1 中断

TC1C 溢出时，无论 TC1IEN 处于何种状态，TC1IRQ 都会置“1”。若 TC1IEN 和 TC1IRQ 都置“1”，系统就会响应 TC1 的中断；若 TC1IEN = 0，则无论 TC1IRQ 是否置“1”，系统都不会响应 TC1 中断。尤其需要注意多种中断下的情形。

### ➤ 例：设置 TC1 中断请求。

```

B0BCLR    FTC1IEN    ; 禁止 TC1 中断。
B0BCLR    FTC1ENB    ; 关闭 TC1 定时器。
MOV       A, # 20H    ;
B0MOV     TC1M, A     ; 设置 TC1 时钟=Fcpu / 64。
MOV       A, # 64H    ; 设置 TC1C 初始值=64H。
B0MOV     TC1C, A     ; 设置 TC1 间隔时间=10 ms。

B0BCLR    FTC1IRQ    ; 清 TC1 中断请求标志。
B0BSET    FTC1IEN    ; 使能 TC1 中断。
B0BSET    FTC1ENB    ; 开启 TC1 定时器。

B0BSET    FGIE       ; 使能 GIE。

```

### ➤ 例：TC1 中断服务程序。

```

ORG       8H          ;
JMP       INT_SERVICE
INT_SERVICE:
...          ; 保存 ACC 和 PFLAG。

B0BTS1    FTC1IRQ    ; 检查是否有 TC1 中断请求标志。
JMP       EXIT_INT   ; TC1IRQ = 0，退出中断。

B0BCLR    FTC1IRQ    ; 清 TC1IRQ。
MOV       A, #64H    ; 清 TC1C。
B0MOV     TC1C, A     ; 清 TC1C。
...          ; TC1 中断服务程序。
...

EXIT_INT:
...          ; 恢复 ACC 和 PFLAG。

RETI      ; 退出中断。

```

## 6.10 SIO中断

当 SIO 完成数据传送后，无论 SIOIEN 处于何种状态，SIOIRQ 都会被置“1”。如果 SIOIRQ=1 且 SIOIEN=1，系统响应应该中断；如果 SIOIRQ=1 而 SIOIEN=0，系统并不会执行中断服务。在处理多中断时尤其需要注意。

### ➤ 例：SIO 中断请求设置。

```
B0BCLR      FSIOIRQ      ; 清 SIO 中断请求标志。
B0BSET      FSIOIEN     ; 使能 SIO 中断。
B0BSET      FGIE        ; 使能 GIE。
```

### ➤ 例：SIO 中断服务程序。

```
INT_SERVICE:
  ORG      8H      ;
  JMP      INT_SERVICE

  ...           ; ACC 和 PFLAG 入栈保护。

  B0BTS1    FSIOIRQ      ; 检查是否有 SIO 中断请求标志。
  JMP      EXIT_INT    ; SIOIRQ = 0，退出中断。

  B0BCLR    FSIOIRQ      ; 清 SIOIRQ。
  ...           ; SIO 中断服务程序。
  ...

EXIT_INT:
  ...           ; ACC 和 PFLAG 出栈恢复

  RETI        ; 退出中断
```

## 6.11 ADC中断

当 ADC 转换完成后，无论 ADCIEN 是否使能，ADCIRQ 都会置“1”。若 ADCIEN 和 ADCIRQ 都置“1”，那么系统就会响应 ADC 中断。若 ADCIEN = 0，不管 ADCIRQ 是否置“1”，系统都不会进入 ADC 中断。用户应注意多种中断下的处理。

### ➤ 例：ADC 中断设置。

```
B0BCLR      FADCIEN     ; 禁止 ADC 中断。

  MOV      A, #10110000B ;
  B0MOV    ADM, A        ; 允许 P4.0 ADC 输入，使能 ADC 功能。
  MOV      A, #00000000B ; 设置 AD 转换速率 = Fcpu/16。
  B0MOV    ADR, A

  B0BCLR    FADCIRQ      ; 清除 ADC 中断请求标志。
  B0BSET    FADCIEN     ; 使能 ADC 中断。
  B0BSET    FGIE        ; 使能 GIE。

  B0BSET    FADS        ; 开始 AD 转换。
```

### ➤ 例：ADC 中断服务程序。

```
INT_SERVICE:
  ORG      8H      ; 中断向量地址。
  JMP      INT_SERVICE

  ...           ; 保存 ACC 和 PFLAG。

  B0BTS1    FADCIRQ      ; 检查是否有 ADC 中断。
  JMP      EXIT_INT    ; ADCIRQ = 0，退出中断。

  B0BCLR    FADCIRQ      ; 清 ADCIRQ。
  ...           ; ADC 中断服务程序。
  ...

EXIT_INT:
  ...           ; 恢复 ACC 和 PFLAG。

  RETI        ; 退出中断。
```

## 6.12 多中断操作

在同一时刻，系统中可能出现多个中断请求。此时，用户必须根据系统的要求对各中断进行优先权的设置。中断请求标志 IRQ 由中断事件触发，当 IRQ 处于有效值“1”时，系统并不一定会响应该中断。各中断触发事件如下表所示：

中断	有效触发
P00IRQ	由 PEDGE 控制
P01IRQ	由 PEDGE 控制
P02IRQ	由 PEDGE 控制
T0IRQ	T0C 溢出
TC0IRQ	TC0C 溢出
TC1IRQ	TC1C 溢出
SIOIRQ	SIO 传送数据结束
ADCIRQ	AD 转换结束

多个中断同时发生时，需要注意的是：首先，必须预先设定好各中断的优先权；其次，利用 IEN 和 IRQ 控制系统是否响应该中断。在程序中，必须对中断控制位和中断请求标志进行检测。

➤ 例：多中断条件下检测中断请求。

```

ORG      8H
INT_SERVICE:
    JMP      INT_SERVICE
;
; 保存 ACC 和 PFLAG。
INTP00CHK:
    B0BTS1   FP00IEN
    JMP      INTP01CHK
; 检查是否有 INT0 中断请求。
; 检查是否使能 INT0 中断。
; 跳到下一个中断。
    B0BTS0   FP00IRQ
    JMP      INTP00
; 检查是否有 INT0 中断请求。
; 进入 INT0 中断。
INTP01CHK:
    B0BTS1   FP01IEN
    JMP      INTP02CHK
; 检查是否有 INT1 中断请求。
; 检查是否使能 INT1 中断。
; 跳到下一个中断。
    B0BTS0   FP01IRQ
    JMP      INTP01
; 检查是否有 INT1 中断请求。
; 进入 INT1 中断。
INTP02CHK:
    B0BTS1   FP02IEN
    JMP      INTT0CHK
; 检查是否有 INT2 中断请求。
; 检查是否使能 INT2 中断。
; 跳到下一个中断。
    B0BTS0   FP02IRQ
    JMP      INTP02
; 检查是否有 INT2 中断请求。
; 进入 INT2 中断。
INTT0CHK:
    B0BTS1   FT0IEN
    JMP      INTTC0CHK
; 检查是否有 T0 中断请求。
; 检查是否使能 T0 中断。
; 跳到下一个中断。
    B0BTS0   FT0IRQ
    JMP      INTT0
; 检查是否有 T0 中断请求。
; 进入 T0 中断。
INTTC0CHK:
    B0BTS1   FTC0IEN
    JMP      INTTC1CHK
; 检查是否有 TC0 中断请求。
; 检查是否使能 TC0 中断。
; 跳到下一个中断。
    B0BTS0   FTC0IRQ
    JMP      INTTC0
; 检查是否有 TC0 中断请求。
; 进入 TC0 中断。
INTTC1CHK:
    B0BTS1   FTC1IEN
    JMP      INTSIOCHK
; 检查是否有 TC1 中断请求。
; 检查是否使能 TC1 中断。
; 跳到下一个中断。
    B0BTS0   FTC1IRQ
    JMP      INTTC1
; 检查是否有 TC1 中断请求。
; 进入 TC1 中断。
INTSIOCHK:
    B0BTS1   FSIOIEN
    JMP      INTADCHK
; 检查是否有 SIO 中断请求。
; 检查是否使能 SIO 中断。
; 跳到下一个中断。
    B0BTS0   FSIOIRQ
    JMP      INTSIO
; 检查是否有 SIO 中断请求。
; 进入 SIO 中断。
INTADCHK:
    B0BTS1   FADC IEN
    JMP      INT_EXIT
; 检查是否有 ADC 中断请求。
; 检查是否使能 ADC 中断。
;
    B0BTS0   FADC IRQ
    JMP      INTADC
; 检查是否有 ADC 中断请求。
; 进入 ADC 中断。
INT_EXIT:
    ...
    RETI
; 恢复 C 和 PFLAG。
; 退出中断。

```

# 7 I/O口

## 7.1 I/O口模式

寄存器 PnM 控制 I/O 口的工作模式。

0B8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P0M</b>	-	-	-	-	-	P02M	P01M	P00M
读/写	-	-	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

0C1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P1M</b>	P17M	P16M	P15M	P14M	P13M	P12M	P11M	P10M
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0C2H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P2M</b>	P27M	P26M	P25M	P24M	P23M	P22M	P21M	P20M
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0C3H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P3M</b>	-	-	-	-	-	P32M	P31M	P30M
读/写	-	-	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

0C4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P4M</b>	P47M	P46M	P45M	P44M	P43M	P42M	P41M	P40M
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0C5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P5M</b>	P57M	P56M	P55M	P54M	P53M	P52M	P51M	P50M
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit[7:0] **PnM[7:0]**: Pn 模式控制位 (n = 0~5)。

0 = 输入模式;

1 = 输出模式。

- \* 注: 用户可通过位操作指令 (B0BSET、B0BCLR) 对 I/O 口进行编程控制;
- \* 注: 如果没有用到单片机的 ADC 功能模块, 用户需将 AVDD 与 VDD 相连以避免 P4 口的 I/O 功能出错。

➤ 例: I/O 模式选择。

```

CLR          P0M          ; 设置为输入模式。
CLR          P4M
CLR          P5M

MOV          A, #0FFH    ; 设置为输出模式。
B0MOV       P0M, A
B0MOV       P4M, A
B0MOV       P5M, A

B0BCLR      P4M.0        ; P4.0 设为输入模式。

B0BSET      P4M.0        ; P4.0 设为输出模式。

```

## 7.2 I/O口上拉电阻

0E0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P0UR</b>	-	-	-	-	-	P02R	P01R	P00R
读/写	-	-	-	-	-	W	W	W
复位后	-	-	-	-	-	0	0	0

0E1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P1UR</b>	P17R	P16R	P15R	P14R	P13R	P12R	P11R	P10R
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

0E2H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P2UR</b>	P27R	P26R	P25R	P24R	P23R	P22R	P21R	P20R
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

0E3H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P3UR</b>	-	-	-	-	-	P32R	P31R	P30R
读/写	-	-	-	-	-	W	W	W
复位后	-	-	-	-	-	0	0	0

0E4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P4UR</b>	P47R	P46R	P45R	P44R	P43R	P42R	P41R	P40R
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

0E5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P5UR</b>	P57R	P56R	P55R	P54R	P53R	P52R	P51R	P50R
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

## ➤ 例：I/O口的上拉电阻。

```

MOV          A, #0FFH          ; 使能 P0、P4、P5 的上拉电阻。
B0MOV       P0UR, A
B0MOV       P4UR, A
B0MOV       P5UR, A

```

## 7.3 I/O口数据寄存器

0D0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P0</b>	-	-	-	-	-	P02	P01	P00
读/写	-	-	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

0D1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P1</b>	P17	P16	P15	P14	P13	P12	P11	P10
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0D2H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P2</b>	P27	P26	P25	P24	P23	P22	P21	P20
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0D3H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P3</b>	-	-	-	-	-	P32	P31	P30
读/写	-	-	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

0D4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P4</b>	P47	P46	P45	P44	P43	P42	P41	P40
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

0D5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P5</b>	P57	P56	P55	P54	P53	P52	P51	P50
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

➤ 例：读取输入口的数据。

```
B0MOV      A, P0           ; 读取 P0、P4 和 P5 口的数据。
B0MOV      A, P4
B0MOV      A, P5
```

➤ 例：写入数据到输出口。

```
MOV        A, #0FFH       ; 写入数据 FFH 到 P0、P4 和 P5。
B0MOV      P0, A
B0MOV      P4, A
B0MOV      P5, A
```


➤ 例：写入 1 位数据到输出口。

```
B0BSET     P4.0           ; P4.0 和 P5.3 置 1。
B0BSET     P5.3

B0BCLR     P4.0           ; P4.0 和 P5.3 清 0。
B0BCLR     P5.3
```

## 7.4 I/O口漏极开路寄存器

P1.0/P1.1/P5.2 内置漏极开路功能，当使能该功能时，P1.0/P1.1/P5.2 必须设置为输出模式。漏极开路的外部电路如下图所示：



上图中的上拉电阻必不可少，漏极开路的输出高电平由上拉电阻驱动，输出低电平。

0E9H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P10C</b>	-	-	-	-	-	P52OC	P11OC	P10OC
读/写	-	-	-	-	-	W	W	W
复位后	-	-	-	-	-	0	0	0

Bit 2 **P52OC**: P5.2 漏极开路控制位。

- 0 = 禁止漏极开路功能；
- 1 = 开启漏极开路功能。

Bit [1:0] **P11OC~P10OC**: P1.1 和 P10 漏极开路控制位。

- 0 = 禁止漏极开路功能；
- 1 = 开启漏极开路功能。

➤ 例：开启 P1.0 的漏极开路功能并输出高电平。

```

B0BSET      P1.0           ; P1.0 置高。

B0BSET      P1M.0          ; P1.0 设为输出模式。
MOV         A, #01H        ; 开启 P1.0 的漏极开路功能。
B0MOV       P10C, A

```

\* 注：P10OC 是只写寄存器，只能通过指令“MOV”设置 P10OC。

➤ 例：禁止 P1.0 的漏极开路功能并输出低电平。

```

MOV         A, #0           ; 禁止 P1.0 的漏极开路功能。
B0MOV       P10C, A

```

\* 注：禁止 P1.0 的漏极开路功能后，P1.0 恢复到之前的 I/O 模式。

## 7.5 P4 与ADC共用引脚

P4 口和 ADC 的输入口共用，非施密特触发。同一时间只能设置 P4 口的一个引脚作为 ADC 的测量信号输入口（通过 ADM 寄存器来设置），其它引脚则作为普通 I/O 使用。具体应用中，当输入一个模拟信号到 CMOS 结构端口，尤其当模拟信号为  $1/2 V_{DD}$  时，将可能产生额外的漏电流。同样，当 P4 口外接多个模拟信号时，也会产生额外的漏电流。在睡眠模式下，上述漏电流会严重影响到系统的整体功耗。P4CON 为 P4 口的配置寄存器。将 P4CON[7:0]置“1”，其对应的 P4 口将被设置为纯模拟信号输入口，从而避免上述漏电流的情况。

0AEH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P4CON</b>	P4CON7	P4CON6	P4CON5	P4CON4	P4CON3	P4CON2	P4CON1	P4CON0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit[7:0] **P4CON[7:0]**: P4.n 控制位。

0 = P4.n 作为模拟信号输入引脚（ADC 输入引脚）或普通 I/O 引脚；

1 = P4.n 只能作为模拟信号输入引脚，不能作为普通 I/O 引脚。

\* 注：当 P4.n 作为普通 I/O 口而不是 ADC 输入引脚时，P4CON.n 必须置为 0，否则 P4.n 的普通 I/O 信号会被隔离开来。

P4 的 ADC 模拟输入由寄存器 ADM 的 GCHS 和 CHSn 位控制，若 GCHS = 0，P4.n 为普通的 I/O 引脚，若 GCHS = 1，CHSn 所对应的 P4.n 用作 ADC 模拟信号输入引脚。用户应该将 P4 ADC 输入引脚设置为无上拉电阻的输入模式。

0B1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>ADM</b>	ADENB	ADS	EOC	GCHS	-	CHS2	CHS1	CHS0
读/写	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
复位后	0	0	0	0	-	0	0	0

Bit 4 **GCHS**: ADC 输入通道控制位。

0 = 禁止 AIN 通道；

1 = 开启 AIN 通道。

Bit[2:0] **CHS[2:0]**: ADC 输入通道选择位。

000 = AIN0; 001 = AIN1; ...; 110 = AIN6; 111 = AIN7。

\* 注：在设置 P4.n 为普通的 I/O 引脚时，必须保证 P4.n 的 ADC 功能已经被禁止。

➤ 例：设置 P4.1 为普通的输入引脚，P4CON.1 必须置为 0。

; 检查 GCHS 和 CHS[2:0]的状态。

B0BCLR FGCHS ; 若 CHS[2:0]指向 P4.1 (CHS[2:0] = 001B), GCHS=0。  
; 若 CHS[2:0]没有指向 P4.1, 则忽略 GCHS 的状态。

; 清 P4CON。

B0BCLR P4CON.1 ; 使能 P4.1 的普通 I/O 功能。

; P4.1 设为输入模式。

B0BCLR P4M.1 ; 设置 P4.1 为输入模式。

➤ 例：设置 P4.1 为普通的输出模式，P4CON.1 必须置为 0。

; 检查 GCHS 和 CHS[2:0]的状态。

B0BCLR FGCHS ; 若 CHS[2:0]指向 P4.1 (CHS[2:0] = 001B), GCHS=0。  
; 若 CHS[2:0]没有指向 P4.1, 则忽略 GCHS 的状态。

; 清 P4CON。

B0BCLR P4CON.1 ; 使能 P4.1 的普通 I/O 功能。

; 设置 P4.1 为输出模式以避免误操作。

B0BSET P4.1 ; 设置 P4.1 为 1。

; 或

B0BCLR P4.1 ; 设置 P4.1 为 0。

; P4.1 设为输出模式。

B0BSET P4M.1 ; 设置 P4.1 为输出模式。

# 8 定时器

## 8.1 看门狗定时器

看门狗定时器 WDT 是一个 4 位二进制计数器，用于监控程序的正常执行。如果由于干扰，程序进入了未知状态，看门狗定时器溢出，系统复位。看门狗的工作模式由编译选项控制，其时钟源由内部低速 RC 振荡器（16KHz @3V，32KHz @5V）提供，它是将内部 RC 振荡器经 512 分频后送往看门狗定时器进行计数。

看门狗溢出时间 = 8192 / 内部低速振荡器周期 (sec)

VDD	内部低速 RC 频率	看门狗溢出时间
3V	16KHz	512ms
5V	32KHz	256ms

- \* 注：如果看门狗被置为“Always\_On”模式，那么看门狗在睡眠模式和绿色模式下仍然运行。
- \* 注：清看门狗定时器时建议使用宏指令 @RST\_WDT。

看门狗清零的方法是对看门狗计数器清零寄存器 WDTR 写入清零控制字 5AH。

OCCH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDTR	WDTR7	WDTR6	WDTR5	WDTR4	WDTR3	WDTR2	WDTR1	WDTR0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

➤ 例：下面是对看门狗定时器操作的示例程序，在主程序的开始清看门狗定时器。

```
Main:
    MOV     A, #5AH           ; 清看门狗定时器。
    B0MOV  WDTR, A
    ...
    CALL   SUB1
    CALL   SUB2
    ...
    JMP    Main
```

➤ 例：用宏指令 @RST\_WDT 清看门狗定时器。

```
Main:
    @RST_WDT                 ; 清看门狗定时器。
    ...
    CALL   SUB1
    CALL   SUB2
    ...
    JMP    Main
```

看门狗定时器应用注意事项如下：

- 对看门狗清零之前，检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性；
- 不能在中断中对看门狗清零，否则无法检测到主程序跑飞的情况；
- 程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

➤ 例：下面是对看门狗定时器操作的示例程序，在主程序的开始清看门狗定时器。

```
Main:
    ...                       ; 检查 I/O 口的状态。
    ...                       ; 检查 RAM 的内容。
Err:  JMP $                   ; I/O 口或 RAM 出错，不清看门狗等看门狗计时溢出。


Correct:                       ; I/O 口和 RAM 都正确，清看门狗定时器。
    ...
    B0BSET  FWDRST           ; 在整个程序中只有一处地方清看门狗。
    ...
    CALL   SUB1
    CALL   SUB2
    ...
    JMP    Main
```

## 8.2 定时器T0

### 8.2.1 概述

二进制定时/计数器 T0 溢出（从 0FFH 到 00H）时，T0 继续计数并给出一个溢出信号触发 T0 中断。定时器 T0 的主要用途如下：

- ☞ **8 位可编程定时计数器：**根据选择的时钟频率周期性的产生中断请求；
- ☞ **RTC 定时器：**根据选择的时钟频率实时的产生中断。RTC 功能仅在 T0T=1 时有效。
- ☞ **绿色模式唤醒功能：**T0ENB = 1 时，T0 的溢出信号将系统从绿色模式下唤醒。



\* 注：RTC 模式下，T0 的间隔时间固定为 0.5s，不被 T0C 控制。

## 8.2.2 TOM模式寄存器

0D8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TOM</b>	TOENB	T0rate2	T0rate1	T0rate0	TC1X8	TC0X8	-	T0TB
读/写	R/W	R/W	R/W	R/W	R/W	R/W	-	R/W
复位后	0	0	0	0	0	0	-	0

- Bit 0 **T0TB**: RTC 时钟源控制位。  
0 = 禁止 RTC (T0 时钟源来自 Fcpu) ;  
1 = 使能 RTC, T0 为 0.5s RTC (低频时钟必须为 32768Hz 晶振)。
- Bit 2 **TC0X8**: TC0 内部时钟源控制位。  
0 = TC0 内部时钟源来自 Fcpu, TC0RATE = Fcpu/2~Fcpu/256;  
1 = TC0 内部时钟源来自 Fosc, TC0RATE = Fosc/1~Fosc/128。
- Bit 3 **TC1X8**: TC1 内部时钟源控制位。  
0 = TC1 内部时钟源来自 Fcpu, TC1RATE = Fcpu/2~Fcpu/256;  
1 = TC1 内部时钟源来自 Fosc, TC1RATE = Fosc/1~Fosc/128。
- Bit [6:4] **T0RATE[2:0]**: T0 分频选择位。  
000 = fcpu/256;  
001 = fcpu/128;  
...;  
110 = fcpu/4;  
111 = fcpu/2。
- Bit 7 **TOENB**: T0 启动控制位。  
0 = 禁止;  
1 = 使能。

\* 注: RTC 模式下, T0RATE 无效, T0 的间隔时间固定为 0.5s。

## 8.2.3 T0C计数寄存器

8 位计数寄存器 T0C 用于控制 T0 的中断间隔时间。

0D9H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>T0C</b>	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

T0C 初始值的计算公式如下：

$$\text{T0C 初始值} = 256 - (\text{T0 中断间隔时间} * \text{输入时钟})$$

➤ 例：T0 的中断间隔时间为 10ms，高速时钟为内部 4MHz，Fcpu = Fosc/4，T0RATE = 010 (Fcpu/64)。

$$\begin{aligned} \text{T0C 初始值} &= 256 - (\text{T0 中断间隔时间} * \text{输入时钟}) \\ &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\ &= 256 - (10^{-2} * 4 * 10^6 / 4 / 64) \\ &= 100 \\ &= 64\text{H} \end{aligned}$$

T0 的间隔时间

T0RATE	T0CLOCK	高速模式 (Fcpu = 4MHz / 4)		低速模式 (Fcpu = 32768Hz / 1)	
		最大溢出间隔时间	单步间隔时间 = max/256	最大溢出间隔时间	单步间隔时间 = max/256
000	Fcpu/256	65.536 ms	256 us	2000 ms	7812.5 us
001	Fcpu/128	32.768 ms	128 us	1000 ms	3906.25 us
010	Fcpu/64	16.384 ms	64 us	500 ms	1953.12 us
011	Fcpu/32	8.192 ms	32 us	250 ms	976.56 us
100	Fcpu/16	4.096 ms	16 us	125 ms	488.28 us
101	Fcpu/8	2.048 ms	8 us	62.5 ms	244.14 us
110	Fcpu/4	1.024 ms	4 us	31.25 ms	122.07 us
111	Fcpu/2	0.512 ms	2 us	15.625 ms	61.035 us

\* 注：RTC 模式下，T0RATE 无效，T0 的间隔时间固定为 0.5s。

## 8.2.4 T0 操作流程

T0 的操作流程如下：

☞ **T0 停止计数，禁止 T0 中断功能，并清除 T0 中断请求标志。**

```
B0BCLR    FT0ENB    ;
B0BCLR    FT0IEN    ; 禁止 T0 中断。
B0BCLR    FT0IRQ    ; 清 T0IRQ。
```

☞ **设置 T0 速率。**

```
MOV       A, #0xxx0000b    ; T0M 的 bit4~bit6 将 T0 的速率控制在 x000xxxxb~x111xxxxb。
B0MOV     T0M,A            ; 关闭 T0 定时器。
```

☞ **设置 T0 时钟源。**

```
B0BCLR    FT0TB    ; T0 时钟源为 Fcpu。
```

or

```
B0BSET    FT0TB    ; T0 时钟源为 RTC。
```

➤ **设置 T0 的中断间隔时间。**

```
MOV       A,#7FH
B0MOV     T0C,A            ; 设置 T0C 的值。
```

➤ **设置 T0 的功能模式。**

```
B0BSET    FT0IEN    ; 开启 T0 的中断功能。
```

➤ **开启 T0 定时器。**

```
B0BSET    FT0ENB    ;
```


## 8.3 定时器/计数器TC0

### 8.3.1 概述

定时/计数器 TC0 具有双时钟源，可根据实际需要选择内部时钟或外部时钟作为计时标准。其中，内部时钟源来自 Fcpu。外部时钟源 INTO 从 P0.0 端输入（下降沿触发）。寄存器 TC0M 控制 TC0 时钟源的选择。当 TC0 从 0FFH 溢出到 00H 时，TC0 在继续计数的同时产生一个溢出信号，触发 TC0 中断请求。PWM 模式下，TC0 溢出直到计数 256 次。

以下是 TC0 的主要用途：

- ☞ **8 位可编程定时器：**根据选择的时钟信号，产生周期中断；
- ☞ **外部事件计数器：**对外部事件计数；
- ☞ **蜂鸣器输出；**
- ☞ **PWM 输出。**



## 8.3.2 TC0M模式寄存器

ODAH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC0M</b>	TC0ENB	TC0rate2	TC0rate1	TC0rate0	TC0CKS	ALOAD0	TC0OUT	PWM0OUT
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 0 **PWM0OUT**: PWM 输出控制位。

0 = 禁止 PWM 输出;

1 = 允许 PWM 输出, PWM 的输出占空比由 TC0OUT 和 ALOAD0 控制。

Bit 1 **TC0OUT**: TC0 溢出信号输出控制位, 仅当 PWM0OUT = 0 时有效。

0 = 禁止, P5.4 作为普通的 I/O 口;

1 = 使能, P5.4 输出 TC0OUT 信号。

Bit 2 **ALOAD0**: 自动装载控制位, 仅当 PWM0OUT = 0 时有效。

0 = 禁止;

1 = 使能。

Bit 3 **TC0CKS**: TC0 时钟信号控制位。

0 = 内部时钟 Fcpu;

1 = 外部时钟信号。

Bit [6:4] **TC0RATE[2:0]**: TC0 分频选择位。

000 = fcpu/256.

001 = fcpu/128.

...

110 = fcpu/4.

111 = fcpu/2.

Bit 7 **TC0ENB**: TC0 启动控制位。

0 = 关闭 TC0 定时器;

1 = 开启 TC0 定时器。

\* 注: 若 TC0CKS=1, TC0 则用作外部事件计数器, 此时不需考虑 TC0RATE 的设置。P0.0 无中断请求 (P00IRQ=0)。

### 8.3.3 TC0C计数寄存器

8 位计数寄存器 TC0C 用于控制 TC0 的中断间隔时间。

0DBH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC0C</b>	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

TC0C 初始值的计算公式如下：

$$\text{TC0C 初始值} = 256 - (\text{TC0 中断间隔时间} * \text{输入时钟})$$

- 例：TC0 中断间隔时间为 10ms，时钟源来自 Fcpu (TC0CKS=0)，高速时钟 = 4MHz，Fcpu = Fosc/4，TC0RATE = 010 (Fcpu/64)。

$$\begin{aligned} \text{TC0C 初始值} &= N - (\text{TC0 中断间隔时间} * \text{时钟信号}) \\ &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\ &= 256 - (10 \cdot 2^{-2} * 4 * 10^6 / 4 / 64) \\ &= 100 \\ &= 64\text{H} \end{aligned}$$

TC0 间隔时间

TC0RATE	TC0CLOCK	高速模式 (Fcpu = 4MHz / 4)		低速模式 (Fcpu = 32768Hz / 4)	
		最大溢出间隔时间	单步间隔时间 = max/256	最大溢出间隔时间	单步间隔时间 = max/256
000	Fcpu/256	65.536 ms	256 us	8000 ms	31250 us
001	Fcpu/128	32.768 ms	128 us	4000 ms	15625 us
010	Fcpu/64	16.384 ms	64 us	2000 ms	7812.5 us
011	Fcpu/32	8.192 ms	32 us	1000 ms	3906.25 us
100	Fcpu/16	4.096 ms	16 us	500 ms	1953.125 us
101	Fcpu/8	2.048 ms	8 us	250 ms	976.563 us
110	Fcpu/4	1.024 ms	4 us	125 ms	488.281 us
111	Fcpu/2	0.512 ms	2 us	62.5 ms	244.141 us

\* 注：TC0 在中断、buzzer 输出模式下工作时，TC0C 不能设置为 0FFH，TC0C 的有效范围是 00H-0FEH。在 PWM 模式不会出现此种现象。

### 8.3.4 TC0R自动装载寄存器

TC0 的自动装载功能由 TC0M 的 ALOAD0 位控制。当 TC0C 溢出时，TC0R 的值自动装入 TC0C 中。这样，用户就不需要在中断中重新装载 TC0C。

OCDH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC0R</b>	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

TC0R 初始值计算公式如下：

$$\text{TC0R 初始值} = N - (\text{TC0 中断间隔时间} * \text{输入时钟})$$

N 是 TC0 最大溢出值。TC0 的溢出时间和有效值见下表：

TC0CKS	PWM0	ALOAD0	TC0OUT	N	TC0R 有效值	TC0R 二进制有效范围
0	0	x	x	256	00H~0FFH	00000000b~11111111b
	1	0	0	256	00H~0FFH	00000000b~11111111b
	1	0	1	64	00H~3FH	xx000000b~xx111111b
	1	1	0	32	00H~1FH	xxx00000b~xxx11111b
	1	1	1	16	00H~0FH	xxxx0000b~xxxx1111b
1	-	-	-	256	00H~0FFH	00000000b~11111111b


- 例：TC0 的间隔时间为 10ms，时钟源来自 Fcpu (TC0KS=0)，无 PWM 输出 (PWM0=0)，高速时钟为外部 4MHz，Fcpu=Fosc/4，TC0RATE=010 (Fcpu/64)。

$$\begin{aligned}
 \text{TC0R} &= N - (\text{TC0 中断间隔时间} * \text{输入时钟}) \\
 &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\
 &= 256 - (10^{-2} * 4 * 10^6 / 4 / 64) \\
 &= 100 \\
 &= 64\text{H}
 \end{aligned}$$

\* 注：在 TC0 中断、Buzzer 输出模式时，TC0R 的值不能为 0FFH。其有效范围为 00H~0FEH，但在 PWM 模式下并无此限制。

### 8.3.5 TC0 时钟频率输出（Buzzer输出）

对 TC0 时钟频率进行适当设置可得到特定频率的蜂鸣器输出（TC0OUT），并通过引脚 P5.4 输出。单片机内部设置 TC0 的溢出频率经过 2 分频后作为 TC0OUT 的频率，即 TC0 每溢出 2 次 TC0OUT 输出一个完整的脉冲，此时，P5.4 的 I/O 功能自动被禁止。TC0OUT 输出波形如下：



若外部高速时钟选择 4MHz，系统时钟源采用外部时钟  $F_{osc}/4$ ，程序中设置  $TC0RATE2-TC0RATE1 = 110$ ， $TC0C = TC0R = 131$ ，则 TC0 的溢出频率为 2KHz，TC0OUT 的输出频率为 1KHz。下面给出范例程序。

➤ 例：设置 TC0OUT（P5.4）。

```

MOV      A,#01100000B
B0MOV    TC0M,A           ; TC0 速率 = Fcpu/4。

MOV      A,#131
B0MOV    TC0C,A
B0MOV    TC0R,A           ; 自动装载参考值设置。

B0BSET   FTC0OUT         ; TC0 的输出信号由 P5.4 输出，禁止 P5.4 的普通 I/O 功能。
B0BSET   FALOAD0        ; 使能 TC0 自动装载功能。
B0BSET   FTC0ENB        ; 开启 TC0 定时器。

```

\* 注：蜂鸣器的输出有效时，“PWM0OUT”必须被置为“0”。

### 8.3.6 TC0 操作流程

TC0 定时器可用于定时器中断、事件计数、TC0OUT 和 PWM。下面分别举例说明。

☞ 停止 TC0 计数，禁止 TC0 中断，并清 TC0 中断请求标志。

```
B0BCLR      FTC0ENB      ; 停止 TC0 计数、TC0OUT 和 PWM。
B0BCLR      FTC0IEN      ; 禁止 TC0 中断。
B0BCLR      FTC0IRQ      ; 清 TC0IRQ。
```

☞ 设置 TC0 的速率（不包含事件计数模式）。

```
MOV         A, #0xxx0000b ;TC0M 的 bit4~bit6 将 TC0 的速率控制在 x000xxxxb~x111xxxxb。
B0MOV      TC0M,A        ; 禁止 TC0 中断。
```

☞ 设置 TC0 的时钟源。

; 选择 TC0 内部/外部时钟源。

```
B0BCLR      FTC0CKS      ; 内部时钟。
```

或

```
B0BSET      FTC0CKS      ; 外部时钟。
```

☞ 设置 TC0 的自动装载模式。

```
B0BCLR      FALOAD0      ; 禁止 TC0 自动装载功能。
```

或

```
B0BSET      FALOAD0      ; 使能 TC0 自动装载功能。
```

☞ 设置 TC0 中断间隔时间，TC0OUT（Buzzer）频率或 PWM 占空比。

; 设置 TC0 中断间隔时间，TC0OUT（Buzzer）频率或 PWM 占空比。

```
MOV         A,#7FH      ; TC0 的模式决定 TC0C 和 TC0R 的值。
B0MOV      TC0C,A        ; 设置 TC0C 的值。
B0MOV      TC0R,A        ; 在自动装载模式或 PWM 模式下设置 TC0R 的值。
```

; PWM 模式下设置 PWM 的周期。

```
B0BCLR      FALOAD0      ; ALOAD0, TC0OUT = 00, PWM 周期=0~255。
B0BCLR      FTC0OUT
```

或

```
B0BCLR      FALOAD0      ; ALOAD0, TC0OUT = 01, PWM 周期=0~63。
B0BSET      FTC0OUT
```

或

```
B0BSET      FALOAD0      ; ALOAD0, TC0OUT = 10, PWM 周期=0~31。
B0BCLR      FTC0OUT
```

或

```
B0BSET      FALOAD0      ; ALOAD0, TC0OUT = 11, PWM 周期=0~15。
B0BSET      FTC0OUT
```

☞ 设置 TC0 的模式。

```
B0BSET      FTC0IEN      ; 使能 TC0 中断。
```

或

```
B0BSET      FTC0OUT      ; 使能 TC0OUT（Buzzer）功能。
```

或

```
B0BSET      FPWM0OUT     ; 使能 PWM。
```

☞ 开启 TC0 定时器。

```
B0BSET      FTC0ENB      ;
```

### 8.3.7 TC0 注意事项

当 TC0C 的值由 0FFH 变成非 0FFH 时, 不管 TC0 是否在工作, TC0IRQ 都要置 1。如果 TC0IRQ = 0 且 TC0C ≠ 0FFH 时, TC0IRQ 可能会置 1。这样就会导致未知的 TC0 中断发生。

➤ 例: TC0C = 0FFH, TC0IRQ = 0, 当由程序清 TC0C (TC0C = 0) 时, TC0IRQ = 1。

```
MOV          A, #0          ; 清 TC0C。
BOBMOV      TC0C, A        ; TC0IRQ 置 1。

BOBSET      FTC0IEN        ; 使能 TC0 的中断功能, 程序跳转到中断向量执行中断。
```

如果在系统工作时必须改变 TC0C 的值, 就要在改变 TC0C 的值之前禁止 TC0 中断 (TC0IEN = 0), 这样就可以避免未知 TC0 中断。示例程序如下:

➤ 例: TC0C = 0FFH, TC0IRQ = 0, 禁止 TC0 中断后清 TC0C。

```
BOBCLR      FTC0IEN        ; 禁止 TC0 中断。

MOV          A, #0          ; 清 TC0C。
BOBMOV      TC0C, A        ; TC0IRQ 置 1。

BOBCLR      FTC0IRQ        ; 清 TC0IRQ。

BOBSET      FTC0IEN        ; 使能 TC0 中断。
...
...
```

\* 注: 首先禁止 TC0 中断, 然后再装载新的 TC0C 值到 TC0C 缓存器。这样可以避免进入未知的 TC0 中断。

\* 注: 在 TC0 中断、buzzer 输出模式时, TC0C 和 TC0R 的值不能是 0FFH, TC0C 和 TC0R 的有效范围是 00H~0FEH。但在 PWM 模式下并无此限制。


## 8.4 定时器/计数器TC1

### 8.4.1 概述

定时/计数器 TC1 具有双时钟源，可根据实际需要选择内部时钟或外部时钟作为计时标准。其中，内部时钟源来自 Fcpu。外部时钟源 INT1 从 P0.1 端输入（下降沿触发）。寄存器 TC1M 控制 TC1 时钟源的选择。当 TC1 从 0FFH 溢出到 00H 时，TC1 在继续计数的同时产生一个溢出信号，触发 TC1 中断请求。PWM 模式下，TC1 计数 256 次溢出。

TC1 的主要功能如下：

- ☞ **8 位可编程定时器：**根据选择的时钟信号，产生周期中断；
- ☞ **外部事件计数器：**对外部事件计数；
- ☞ **Buzzer 输出；**
- ☞ **PWM 输出。**



## 8.4.2 TC1M模式寄存器

ODCH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC1M</b>	TC1ENB	TC1rate2	TC1rate1	TC1rate0	TC1CKS	ALOAD1	TC1OUT	PWM1OUT
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

- Bit 0     **PWM1OUT**: PWM 输出控制位。  
0 = 禁止 PWM 输出;  
1 = 允许 PWM 输出, PWM 输出占空比由 TC1OUT 和 ALOAD1 控制。
- Bit 1     **TC1OUT**: TC1 溢出信号输出控制位。仅当 PWM1OUT = 0 时有效。  
0 = 禁止, P5.3 作为普通的 I/O 口;  
1 = 使能, P5.3 输出 TC1OUT 信号。
- Bit 2     **ALOAD1**: 自动装载控制位。仅当 PWM1OUT = 0 时有效。  
0 = 禁止;  
1 = 使能。
- Bit 3     **TC1CKS**: TC1 时钟源控制位。  
0 = 内部时钟 (Fcpu);  
1 = 外部时钟, 由 P0.1/INT1 输入。
- Bit [6:4]   **TC1RATE[2:0]**: TC1 分频选择位。  
000 = fcpu/256;  
001 = fcpu/128;  
...;  
110 = fcpu/4;  
111 = fcpu/2。
- Bit 7     **TC1ENB**: TC1 启动控制位。  
0 = 禁止 TC1 定时器;  
1 = 开启 TC1 定时器。

\* 注: 若 TC1CKS=1, 则 TC1 用作外部事件计数器, 此时不需要考虑 TC1RATE 的设置, P0.1 无中断请求 (P0.1IRQ=0)。

### 8.4.3 TC1C计数寄存器

8 位计数寄存器 TC1C 控制 TC1 的中断间隔时间。

ODDH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC1C</b>	TC1C7	TC1C6	TC1C5	TC1C4	TC1C3	TC1C2	TC1C1	TC1C0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

TC1C 初始值的计算公式如下：

$$\text{TC1C 初始值} = 256 - (\text{TC1 中断间隔时间} * \text{输入时钟})$$

- 例 TC1 中断间隔时间为 10ms 时钟源来自 Fcpu(TC1CKS = 0), 高速时钟 = 4MHz Fcpu=Fosc/4 TC1RATE=010 (Fcpu/64)。

$$\begin{aligned} \text{TC1C 初始值} &= 256 - (\text{TC1 中断间隔时间} * \text{输入时钟}) \\ &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\ &= 256 - (10 * 2^4 * 106 / 4 / 64) \\ &= 100 \\ &= 64\text{H} \end{aligned}$$

TC1 的基本间隔时间列表

TC1RATE	TC1CLOCK	高速模式 (Fcpu = 4MHz / 4)		低速模式 (Fcpu = 32768Hz / 4)	
		最大溢出间隔时间	单步间隔时间 = max/256	最大溢出间隔时间	单步间隔时间 = max/256
000	Fcpu/256	65.536 ms	256 us	8000 ms	31250 us
001	Fcpu/128	32.768 ms	128 us	4000 ms	15625 us
010	Fcpu/64	16.384 ms	64 us	2000 ms	7812.5 us
011	Fcpu/32	8.192 ms	32 us	1000 ms	3906.25 us
100	Fcpu/16	4.096 ms	16 us	500 ms	1953.125 us
101	Fcpu/8	2.048 ms	8 us	250 ms	976.563 us
110	Fcpu/4	1.024 ms	4 us	125 ms	488.281 us
111	Fcpu/2	0.512 ms	2 us	62.5 ms	244.141 us

\* 注：在 TC1 中断、buzzer 输出模式下时，TC1C 和 TC1R 的值不能为 0FFH，其有效范围时 00H-0FEH，但在 PWM 模式下并无此限制。

## 8.4.4 TC1R自动装载寄存器

TC1 的自动装载功能由 TC1M 的 ALOAD1 位控制。当 TC1C 溢出时，TC1R 的值自动装入 TC1C 中。这样，用户在使用过程中就不需要在中断中复位 TC1C。

ODEH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>TC1R</b>	TC1R7	TC1R6	TC1R5	TC1R4	TC1R3	TC1R2	TC1R1	TC1R0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

TC1R 初始值计算公式如下：

$$\text{TC1R 初始值} = N - (\text{TC1 中断间隔时间} * \text{输入时钟})$$

N 是 TC1 最大溢出值。TC1 的溢出时间和有效值见下表：

TC1CKS	PWM1	ALOAD1	TC1OUT	N	TC1R 有效范围	TC1R 二进制有效范围
0	0	x	x	256	00H~0FFH	00000000b~11111111b
	1	0	0	256	00H~0FFH	00000000b~11111111b
	1	0	1	64	00H~3FH	xx000000b~xx111111b
	1	1	0	32	00H~1FH	xxx00000b~xxx11111b
	1	1	1	16	00H~0FH	xxxx0000b~xxxx1111b
1	-	-	-	256	00H~0FFH	00000000b~11111111b


- 例：TC1 的间隔时间为 10ms，时钟源来自 Fcpu (TC1CKS=0)，无 PWM 输出 (PWM1=0)，高速时钟为外部 4MHz，Fcpu = Fosc/4，TC1RATE = 010 (Fcpu/64)。

$$\begin{aligned}
 \text{TC1R} &= N - (\text{TC1 中断间隔时间} * \text{输入时钟}) \\
 &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\
 &= 256 - (10^{-2} * 4 * 10^6 / 4 / 64) \\
 &= 100 \\
 &= 64\text{H}
 \end{aligned}$$

\* 注：在 TC1 中断、buzzer 输出模式时，TC1R 的值不能为 0FFH，其有效范围时 00H~0FEH，但在 PWM 模式下并无此限制。

## 8.4.5 TC1 时钟频率输出（BUZZER输出）

对 TC1 时钟频率进行适当设置可得到特定频率的蜂鸣器输出（TC1OUT），并通过引脚 P5.3 输出。单片机内部设置 TC1 的溢出频率经过 2 分频后作为 TC1OUT 的频率，即 TC1 每溢出 2 次 TC1OUT 输出一个完整的脉冲，此时，P5.3 的 I/O 功能自动被禁止。TC1OUT 输出波形如下：



若外部高速时钟选择 4MHz，系统时钟源采用外部时钟  $F_{osc}/4$ ，程序中设置  $TC1RATE2 \sim TC1RATE1 = 110$ ， $TC1C = TC1R = 131$ ，则 TC1 的溢出频率为 1KHz，TC1OUT 的输出频率为 0.5KHz。下面给出范例程序。

➤ 例：设置 TC1OUT（P5.3）。

```

MOV      A,#01100000B
B0MOV   TC1M,A           ; TC1 速率 = Fcpu/4。

MOV      A,#131
B0MOV   TC1C,A
B0MOV   TC1R,A           ; 自动装载参考值设置。

B0BSET  FTC1OUT          ; TC1 的输出信号由 P5.3 输出，禁止 P5.3 的普通 I/O 功能。
B0BSET  FALOAD1          ; 使能 TC1 自动装载功能。
B0BSET  FTC1ENB          ; 开启 TC1 定时器。

```

\* 注：蜂鸣器的输出有效时，“PWM1OUT”必须被置为“0”。

## 8.4.6 TC1 操作流程

TC1 定时器可用于定时器中断、事件计数、TC1OUT 和 PWM。下面分别举例说明。

☞ 停止 TC1 计数，禁止 TC1 中断并清 TC1 中断请求标志。

```
B0BCLR      FTC1ENB      ; 停止 TC1 计数、TC1OUT 和 PWM。
B0BCLR      FTC1IEN      ; 禁止 TC1 中断。
B0BCLR      FTC1IRQ      ; 清 TC1IRQ。
```

☞ 设置 TC1 的速率（不包含事件计数模式）。

```
MOV         A, #0xxx0000b ; TC1M 的 bit4~bit6 将 TC1 的速率控制在 x000xxxxb~x111xxxxb。
B0MOV      TC1M,A        ; 禁止 TC1 中断。
```

☞ 设置 TC1 的时钟源。

; 选择 TC1 的时钟源。

```
B0BCLR      FTC1CKS      ; 内部时钟。
```

或

```
B0BSET      FTC1CKS      ; 外部时钟。
```

☞ 设置 TC1 的自动装载模式。

```
B0BCLR      FALOAD1      ; 禁止 TC1 自动装载功能。
```

或

```
B0BSET      FALOAD1      ; 使能 TC1 自动装载功能。
```

☞ 设置 TC1 中断间隔时间，TC1OUT（Buzzer）频率或 PWM 占空比。

; 设置 TC1 中断间隔时间，TC1OUT（Buzzer）频率或 PWM 占空比。

```
MOV         A,#7FH      ; TC1 的模式决定 TC1C 和 TC1R 的值。
B0MOV      TC1C,A        ; 设置 TC1C 的值。
B0MOV      TC1R,A        ; 在自动装载模式或 PWM 模式下设置 TC1R 的值。
```

; PWM 模式下设置 PWM 周期。

```
B0BCLR      FALOAD1      ; ALOAD1, TC1OUT = 00, PWM 周期 = 0~255。
B0BCLR      FTC1OUT
```

或

```
B0BCLR      FALOAD1      ; ALOAD1, TC1OUT = 01, PWM 周期 = 0~63。
B0BSET      FTC1OUT
```

或

```
B0BSET      FALOAD1      ; ALOAD1, TC1OUT = 10, PWM 周期 = 0~31。
B0BCLR      FTC1OUT
```

或

```
B0BSET      FALOAD1      ; ALOAD1, TC1OUT = 11, PWM 周期 = 0~15
B0BSET      FTC1OUT
```

☞ 设置 TC1 的模式。

```
B0BSET      FTC1IEN      ; 使能 TC1 中断。
```

或

```
B0BSET      FTC1OUT      ; 开启 TC1OUT（Buzzer）功能。
```

或

```
B0BSET      FPWM1OUT     ; 开启 PWM。
```

☞ 开启 TC1 定时器。

```
B0BSET      FTC1ENB      ;
```

## 8.4.7 TC1 注意事项

当 TC1C 的值由 0FFH 变成非 0FFH 时, 不管 TC1 是否在工作, TC1IRQ 都要置 1。如果 TC1IRQ = 0 且 TC1C ≠ 0FFH 时, TC1IRQ 可能会置 1。这样就会导致未知的 TC1 中断发生。

➤ 例: TC1C = 0FFH, TC1IRQ = 0, 当由程序清 TC1C (TC1C = 0) 时, TC1IRQ = 1。

```
MOV          A, #0          ; 清 TC1C。
B0MOV        TC1C, A        ; TC1IRQ 置 1。

B0BSET       FTC1IEN        ; 使能 TC1 的中断功能, 程序跳转到中断向量执行中断。
```

如果在系统工作时必须改变 TC1C 的值, 就要在改变 TC1C 的值之前禁止 TC1 中断 (TC1IEN = 0), 这样就可以避免未知的 TC1 中断。示例程序如下:

➤ 例: TC1C = 0FFH, TC1IRQ = 0, 禁止 TC1 中断后清 TC1C。

```
B0BCLR       FTC1IEN        ; 禁止 TC1 中断。

MOV          A, #0          ; 清 TC1C。
B0MOV        TC1C, A        ; TC1IRQ 置 1。

B0BCLR       FTC1IRQ        ; 清 TC1IRQ。

B0BSET       FTC1IEN        ; 使能 TC1 中断。
...
...
```

\* 注: 首先禁止 TC1 中断, 然后再装载新的 TC1C 值到 TC1C 缓存器。这样可以避免进入未知的 TC1 中断。

\* 注: 在 TC1 中断、buzzer 输出模式时, TC1C 和 TC1R 的值不能是 0FFH, TC1C 和 TC1R 的有效范围是 00H~0FEH。但在 PWM 模式下并无此限制。

## 8.5 PWM0 模式


### 8.5.1 概述

PWM 信号通过 PWM0OUT (P5.4 引脚) 输出，TC0OUT 和 ALOAD0 标志位控制 PWM 输出的阶数 (256、64、32 和 16)。8 位计数器 TC0C 计数过程中不断与 TC0R 相比较，当 TC0C 的值增加到与 TC0R 相等时，PWM 输出低电平，当 TC0C 的值溢出重新回到 0 时，PWM 被强制输出高电平。PWM0 输出占空比 = TC0R / 256、64、32、16。

\* 注：在 PWM 输出模式下，TC0C 和 TC0R 的值可以是 0FFH，但在 TC0 中断下，TC0C 和 TC0R 的有效值的范围为 00H~0FEH。


ALOAD0	TC0OUT	PWM 占空比范围	TC0C 有效值	TC0R 有效值	MAX. PWM 频率 (Fcpu = 4MHz)	备注
0	0	0/256~255/256	00H~0FFH	00H~0FFH	7.8125K	每计数 256 次溢出
0	1	0/64~63/64	00H~3FH	00H~3FH	31.25K	每计数 64 次溢出
1	0	0/32~31/32	00H~1FH	00H~1FH	62.5K	每计数 32 次溢出
1	1	0/16~15/16	00H~0FH	00H~0FH	125K	每计数 16 次溢出

- PWM 输出占空比随 TC0R 的变化而变化：0/256~255/256。



## 8.5.2 TC0IRQ和PWM占空比

在 PWM 模式下，TC0IRQ 的频率与 PWM 的占空比有关，具体情况如下图所示：



### 8.5.3 PWM编程举例

- 例：PWM0 输出设置。外部高速振荡器输出频率= 4MHZ,  $F_{cpu} = F_{osc}/4$ , PWM0 输出占空比= 30/256, 输出频率 1KHZ, PWM 时钟源来自外部时钟, TC0 速率=  $F_{cpu}/4$ ,  $TC0RATE2 \sim TC0RATE0 = 110$ ,  $TC0C = TC0R = 30$ 。

```

MOV          A,#01100000B
B0MOV       TC0M,A           ; TC0 速率= $F_{cpu}/4$ 。

MOV          A,#30
B0MOV       TC0C,A           ; PWM 输出占空比=30/256。
B0MOV       TC0R,A

B0BCLR      FTC0OUT           ; 占空比变化范围: 0/256~255/256。
B0BCLR      FALOAD0
B0BSET      FPWM0OUT         ; PWM0 输出至 P5.4, 禁止 P5.4 I/O 功能。
B0BSET      FTC0ENB          ; 使能 TC0 定时器。

```

\* 注：TC0R 为只写寄存器，不能用 INCMS 和 DECMS 指令对其进行操作。

- 例：改变 TC0R 的内容。

```

MOV          A, #30H
B0MOV       TC0R, A


INCMS       BUF0
NOP
B0MOV       A, BUF0
B0MOV       TC0R, A

```

\* 注：PWM0 可以在中断下工作。

## 8.5.4 PWM0 占空比改变注意事项

在 PWM 模式下，系统会随时比较 TC0C 和 TC0R 的值。如果  $TC0C < TC0R$ ，PWM 输出高电平，而当  $TC0C \geq TC0R$  时则输出低电平。当 TC0C 发生改变的时候，PWM 的占空比也随着改变，如果 TC0R 保持恒定，那么 PWM 输出波形也保持稳定。




上图所示是 TC0R 恒定时的波形。每当 TC0C 溢出时，PWM 都输出高电平， $TC0C \geq TC0R$  时，PWM 输出低电平。

\* 注：若要在程序处理过程中设置 PWM 的占空比，必须得在下一个周期开始时进行。

\* 注：在 PWM 输出模式下，TC0C 和 TC0R 的值可以是 0FFH，但在 TC0 中断下，TC0C 和 TC0R 的有效值的范围为 00H~0FEH。

下面所示是 TC0R 发生变化时对应的波形图：



在 period 2 和 period 4 中，设置新的占空比（TC0R），但 period 2 和 period 4 输出波形却是不正确的。在 period 2 中，TC0R 的新值会比旧值略大，如果在 PWM 输出低电平后设置 TC0R 的新值，系统就会获得  $TC0C < TC0R$  的结果，PWM 输出高电平。在一个周期内两次输出高电平，波形图也不是预期的。直到下一个周期，PWM 才会正确输出。在 period 4 中，TC0R 的新值会比旧值略小，在 PWM 输出低电平之前设置 TC0R 的新值，系统就会获得  $TC0C \geq TC0R$  的结果，PWM 输出低电平。在同一个周期内，高电平的占空比小于上一个周期，但却大于高电平占空比的正确值。

虽然不正确的波形图只会在一个周期内存在，但仍然会影响 PWM 工作的精确度并导致外部负载操作出错。在 TC0 定时器溢出后装载 TC0R 的新值时，利用 TC0IRQ 的状态来确定 TC0 定时器是否溢出。若  $TC0IRQ = 1$ ，则开始装载 TC0R 的新值，这样可以避免出现未知的 PWM 输出。

➤ 例：利用 TC0 中断请求标志来装载 TC0R 的新值以改变 PWM 的输出占空比。

MAIN:

```

...
B0MOV      TC0RBUF, A      ; 装载 PWM 占空比的新值到 TC0RBUF。
...

```

INT\_SER:

```

...
; 保存 ACC 和 PFLAG。

```

```

B0BTS1    FTC0IRQ
JMP       INT_SER90
B0MOV     A, TC0RBUF      ; TC0 中断时，更新 TC0R。
B0MOV     TC0R, A

```

INT\_SER90:

```

...
; 恢复 ACC 和 PFLAG。
RETI

```

## 8.6 PWM1 模式


### 8.6.1 概述

PWM 信号通过 PWM1OUT (P5.3 引脚) 输出, 位 TC1OUT 和 ALOAD1 控制 PWM 输出的阶数 (256、64、32 和 16)。8 位计数器 TC1C 计数过程中不断与 TC1R 相比较, 当 TC1C 的值增加到与 TC1R 相等时, PWM 输出低电平, 当 TC1C 的值溢出重新回到 0 时, PWM 被强制输出高电平。PWM1 输出占空比 =  $TC1R / 256$ 、64、32、16。

\* 注: 在 PWM 输出模式下, TC1C 和 TC1R 的值可以是 0FFH, 但在 TC1 中断下, TC1C 和 TC1R 的有效值的范围为 00H~0FEH。


ALOAD1	TC1OUT	PWM 占空比范围	TC1C 有效值	TC1R 有效值	MAX. PWM 频率 (Fcpu = 4MHz)	备注
0	0	0/256~255/256	00H~0FFH	00H~0FFH	7.8125K	每计数 256 次溢出
0	1	0/64~63/64	00H~3FH	00H~3FH	31.25K	每计数 64 次溢出
1	0	0/32~31/32	00H~1FH	00H~1FH	62.5K	每计数 32 次溢出
1	1	0/16~15/16	00H~0FH	00H~0FH	125K	每计数 16 次溢出

- PWM 输出占空比随 TC1R 的变化而变化: 0/256~255/256。



## 8.6.2 TC1IRQ和PWM占空比

在 PWM 模式下，TC1IRQ 的频率与 PWM 的占空比有关，具体情况如下图所示：



### 8.6.3 PWM编程举例

- 例：PWM1 输出设置。外部高速振荡器输出频率 = 4MHZ,  $F_{cpu} = F_{osc}/4$ , PWM1 输出占空比 = 30/256, 输出频率 1KHZ, PWM1 时钟源来自外部时钟, TC1 速率 =  $F_{cpu}/4$ ,  $TC1RATE2 \sim TC1RATE0 = 110$ ,  $TC1C = TC1R = 30$ 。

```

MOV          A,#01100000B
B0MOV       TC1M,A           ; TC1 速率= $F_{cpu}/4$ 。

MOV          A,#30
B0MOV       TC1C,A           ; PWM 输出占空比=30/256。
B0MOV       TC1R,A

B0BCLR      FTC1OUT          ; 占空比变化范围： 0/256~255/256。
B0BCLR      FALOAD1
B0BSET      FPWM1OUT         ; PWM1 输出至 P5.3, 禁止 P5.3 I/O 功能。
B0BSET      FTC1ENB         ; 使能 TC1 定时器。

```

\* 注：TC1R 为只写寄存器，不能用 INCMS 和 DECMS 指令对其进行操作。

- 例：改变 TC1R 的内容。

```

MOV          A, #30H
B0MOV       TC1R, A


INCMS       BUF0
NOP
B0MOV       A, BUF0
B0MOV       TC1R, A

```

\* 注：PWM1 可以在中断下工作。

## 8.6.4 PWM1 占空比改变注意事项

在 PWM 模式下，系统会随时比较 TC1C 和 TC1R 的值。如果  $TC1C < TC1R$ ，PWM 输出高电平，而当  $TC1C \geq TC1R$  时则输出低电平。当 TC1C 发生改变的时候，PWM 的占空比也随着改变，如果 TC1R 保持恒定，那么 PWM 输出波形也保持稳定。




上图所示是 TC1R 恒定时的波形。每当 TC1C 溢出时，PWM 都输出高电平， $TC1C \geq TC1R$  时，PWM 即输出低电平。

\* 注：若要在程序处理过程中设置 PWM 的占空比，必须得在下一个周期开始时进行。

\* 注：在 PWM 输出模式下，TC1C 和 TC1R 的值可以是 0FFH，但在 TC1 中断下，TC1C 和 TC1R 的有效值的范围为 00H~0FEH。

下面所示是 TC1R 发生变化时对应的波形图：



在 period 2 和 period 4 中，设置新的占空比（TC1R），但 period 2 和 period 4 输出波形却是不正确的。在 period 2 中，TC1R 的新值会比旧值略大，如果在 PWM 输出低电平后设置 TC1R 的新值，系统就会获得  $TC1C < TC1R$  的结果，PWM 输出高电平。在一个周期内两次输出高电平，波形图也不是预期的。直到下一个周期，PWM 才会正确输出。在 period 4 中，TC1R 的新值会比旧值略小，在 PWM 输出低电平之前设置 TC1R 的新值，系统就会获得  $TC1C \geq TC1R$  的结果，PWM 输出低电平。在同一个周期内，高电平的占空比小于上一个周期，但却大于高电平占空比的正确值。

虽然不正确的波形图只会在一个周期内存在，但仍然会影响 PWM 工作的精确度并导致外部负载操作出错。在 TC1 定时器溢出后装载 TC1R 的新值时，利用 TC1IRQ 的状态来确定 TC1 定时器是否溢出。若  $TC1IRQ = 1$ ，则开始装载 TC1R 的新值，这样可以避免出现未知的 PWM 输出。

➤ 例：利用 TC1 中断请求标志来装载 TC1R 的新值以改变 PWM1 的输出占空比。

MAIN:

```

...
B0MOV      TC1RBUF, A      ; 装载 PWM1 占空比的新值到 TC1RBUF。
...

```

INT\_SER:

```

...
; 保存 ACC 和 PFLAG。
...
B0BTS1    FTC1IRQ
JMP       INT_SER90
B0MOV     A, TC1RBUF      ; TC1 中断时，更新 TC1R。
B0MOV     TC1R, A
...

```

INT\_SER90:

```

...
; 恢复 ACC 和 PFLAG。
RETI

```

# 9 SIO

## 9.1 概述


串行输入/输出收发器 SIO 允许数据在单片机与单片机，或单片机与其它外设之间进行传送。它为一个简单的 8 位接口，无规定的协议，封包及控制位。串行收发器模块有 3 个引脚，时钟引脚（SCK），数据输入引脚（SI），数据输出引脚（SO），这几个引脚使得数据可以在主机和从机之间传送。串行收发器具有 8 种数据发送格式，由 3 个位控制：时钟闲置状态，时钟相位和起始位优先发送。其支持大多数 SIO/SPI 通讯规范。

SIO 特性如下：

- 全双工 3 线同步传输；
- 主控模式 (SCK 为时钟输出) 或从动模式 (SCK 为时钟输入) 操作；
- MSB/LSB 起始位传送；
- 可以通过寄存器控制采样数据在第一个时钟相位有效或者第二个时钟相位有效；
- 在多路从动装置应用时，SCK, SI, SO 均是可编程漏极开路输出引脚；
- 主控模式时可设置数据传输速率；
- 传送结束时产生 SIO 中断。

## 9.2 SIO操作

寄存器 SIOM 用来控制 SIO 功能，如发送/接收、时钟速率、触发边沿，时钟闲置状态，时钟相位，起始位优先发送权等。通过设置寄存器 SIOM 的 SENB 和 START 位，SIO 就可自动发送和接收 8 位数据。SIOB 是一个 8 位双层数据缓存器，用于存储发送/接收的数据，SIOC 和 SIOR 具有自动装载功能，能够产生 SIO 的时钟源。3 位的 I/O 计数器可以监控 SIO 的操作，每接收/发送 8 位数据后，会产生一个中断请求。一次发送或接收结束后，SIO 电路将自动禁止，可以通过重新编程 SIOM 寄存器启动下一次的数据传输。CPOL 位用来控制时钟闲置状态，CPHA 位用来控制数据接收的时钟沿方向，这两个位控制着串行收发器的数据的收发格式。起始位发送的优先级由 MLSB 位控制，可以先从低位发送，也可以先从高位开始发送。



SIO 接口电路示意图

串行收发器具有 8 种数据发送格式，由 3 个位控制：MSLB, CPOL 和 CPHA。发送数据时由“数据传送边沿”控制。当设置为上升沿时，数据的位在 SCK 上升沿发送和接收，在 SCK 下降沿发生数据转换；当设置为下降沿时，数据的位在 SCK 下降沿发送和接收，在 SCK 上升沿发生数据转换。

“CPHA”为时钟相位控制位，它控制有效数据采样的时钟。当 CPHA=1 时，在第一个 SCK 边沿转换数据，在第二个 SCK 边沿发送和接收数据；当 CPHA=0 时，第一个位被锁定，且在 SCK 第一个边沿发送和接收数据。SIO 数据传送时序图如下所示：

MSLB	CPOL	CPHA	示意图	说明
0	0	1		SCK 闲置状态 = Low 起始优先发送位 = MSB SCK 数据传送边沿 = 下降沿
0	1	1		SCK 闲置状态 = High 起始优先发送位 = MSB SCK 数据传送边沿 = 上升沿
0	0	0		SCK 闲置状态 = Low 起始优先发送位 = MSB SCK 数据传送边沿 = 上升沿
0	1	0		SCK 闲置状态 = High 起始优先发送位 = MSB SCK 数据传送边沿 = 下降沿
1	0	1		SCK 闲置状态 = Low 起始优先发送位 = LSB SCK 数据传送边沿 = 下降沿
1	1	1		SCK 闲置状态 = High 起始优先发送位 = LSB SCK 数据传送边沿 = 上升沿
1	0	0		SCK 闲置状态 = Low 起始优先发送位 = LSB SCK 数据传送边沿 = 上升沿
1	1	0		SCK 闲置状态 = High 起始优先发送位 = LSB SCK 数据传送边沿 = 下降沿

**SIO 数据传输时序图**

SIO 支持中断功能。SIOIEN 为 SIO 中断允许控制位。SIOIEN=0 时，禁止 SIO 中断功能；SIOIEN=1 时，使能 SIO 中断功能。SIO 产生中断时，程序计数器指向中断向量（ORG 8）处，进而去执行相应的中断服务程序。SIOIRQ 为 SIO 中断请求标志位，在 SIOIEN = 0 时也可以指示 SIO 的执行状态，但是必须由程序清零。SIO 操作完成后，SIOIRQ 置 1，是与 SIO“START”控制位相反的状态位。

SIOIRQ 和 SIO 起始位指示 8 位数据传送后 SIO 的状态，由于从 SIO 传送结束到 SIOIRQ/START 有效的的时间大约为“1/2\*SIO 时钟周期”，这也就意味着，SIO 传送结束的指示标志位不能立即显示出来。

\* 注：SIO 操作的第一步是先设置 SIO 各引脚的模式，使能 SENB，选择 CPOL 和 CPHA 位，这些位将控制 SIO 各引脚的模式。

## 9.3 SIOM模式寄存器

SIOM 初始值 = 0000 0000

0B4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SIOM	SENB	START	SRATE1	SRATE0	MLSB	SCKMD	CPOL	CPHA
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

- Bit 7 **SENB**: SIO 功能控制位。  
0 = 禁止 (P5.0~P5.2 作为普通输入输出引脚) ;  
1 = 使能 (P5.0~P5.2 作为 SIO 引脚 SIO 引脚可以为推拉式结构和由 P10C 寄存器控制的漏极开漏结构)。
- Bit 6 **START**: SIO 状态控制位。  
0 = 传送结束;  
1 = 传送过程中。
- Bit [5:4] **SRATE1,0**: SIO 传送时钟分频位, 当 SCKMD=1, 这两个位的功能是无效的。  
00 = Fcpu;  
01 = Fcpu/32;  
10 = Fcpu/16;  
11 = Fcpu/8。
- Bit 3 **MLSB**: MSB/LSB 优先传送控制位。  
0 = MSB 优先发送;  
1 = LSB 优先发送。
- Bit 2 **SCKMD**: SIO 时钟模式选择位。  
0 = 内部时钟 (主控模式) ;  
1 = 外部时钟 (从动模式) 。
- Bit 1 **CPOL**: 时钟 (SCK) 闲置控制位。  
0 = SCK 闲置输出低;  
1 = SCK 闲置输出高。
- Bit 0 **CPHA**: 采用数据时钟相位控制位。  
0 = 在第一个时钟相位接收数据;  
1 = 在第二个时钟相位接收数据。

SIO 功能是与 P5 口共用: P5.0/SCK、P5.1/SI、P5.2/SO。下表列出了在使能或禁止 SIO 功能时, P5[2:0]的 I/O 口的模式状态和设置。

SENB=1 (SIO 使能 SIO 功能)		
P5.0/SCK	(SCKMD=1) 时钟来自外部时钟	P5.0 被自动设为输入模式, 不管 P5M 如何设置
	(SCKMD=0) SIO 时钟源来自内部时钟	P5.0 被自动设为输出模式, 不管 P5M 如何设置
P5.1/SI	P5.1 必须设为输入模式, 否则 SIO 功能会出错	
P5.2/SO	SIO =发送/接收	P5.2 被自动设为输出模式, 不管 P5M 如何设置
SENB=0 (禁止 SIO 功能)		
P5.0/P5.1/P5.2	禁止 SIO 功能时, 自动由 P5M 完全控制 P5[2:0]的 I/O 模式	

- \* 注 1: 在外部时钟模式时, 若 SCKMD=1, 则 SIO 处于从动模式; 内部时钟时, 若 SCKMD = 0 则为主控模式。
- \* 注 2: 不能同时设置 SENB 和 START 位为 1, 否则会导致 SIO 传送出错。
- \* 注 3: SIO 引脚可为推拉式结构, 也可以为漏极开漏结构, 由 P10C 寄存器控制。



# 10 MSP

## 10.1 概述

MSP 是一个串行的通信接口，用来进行几个单片机之间或者外围器件之间的数据交换。外围设备可以是串行 EEPROM、ADC，显示设备等。

MSP 模块可以在下面模式下进行操作：

- 主控 Tx, Rx 模式；
- 从动 Tx, Rx 模式（无通用地址调用）；
- 支持一主机对多从机。

MSP 的主要性能如下：

- 2 线同步数据发送/接收；
- 主控（SCL 为时钟输出）/从动（SCL 为时钟输入）操作；
- SCL、SDA 为可编程漏极开路输出引脚，可适合多种从动设备的应用；
- 支持 400K 的时钟频率@Fcpu=4MIPs；
- 发送/接收结束时产生 MSP 中断。

\* 注：使用 ICE 仿真 MSP 功能，参考 15.1.1 章节。

## 10.2 MSP状态寄存器

MSPSTAT 初始值 = X000 00X0

090H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>MSPSTAT</b>	-	CKE	D_A	P	S	RED_WRT	-	BF
读/写	-	R/W	R	R	R	R	-	R
复位后	-	0	0	0	0	0	-	0

Bit 6 **CKE**: 从机边沿控制位。

从动模式下接收地址或数据字节。

0 = SCL 上升沿有效（默认）；

1 = SCL 下降沿有效。

- \* 注 1: 从动模式下发送数据时，接收地址取决于 CKE 的设置；在 SCL 下降沿发送数据。
- \* 注 2: 从动模式下接收数据时，接收的地址和数据都由 CKE 设置。

Bit 5 **D\_A**: 数据/地址标志位。

0 = 表示接收或者发送的上一字节是地址；

1 = 表示接收或者发送的上一字节是数据。

Bit 4 **P**: 停止标志位。

0 = 没有检测到停止位；

1 = 检测到停止位。

- \* 注 1: 检测到起始位后将停止位清零。

Bit 3 **S**: 起始标志位。

0 = 没有检测到起始位；

1 = 检测到起始位。

- \* 注 1: 检测到停止位将起始位清零。

Bit 2 **RED\_WRT**: 读/写标志位。该标志位是和上一个地址信息的读写标志位相匹配的，只在该区间有效，当下一个 START 命令、STOP 命令或者 NO ACK 命令出现时，自动无效。

从动模式下: 0 = 写; 1 = 读。

主控模式下: 0 = 没有发送; 1 = 发送过程中。

该位和 SEN、RSEN、PEN、RCEN、ACKEN 位指明 MSP 是否在 IDLE 状态。

Bit 0 **BF**: 缓存器状态位。

接收: 1 = 接收完成, MSPBUF 填满;

0 = 接收没有完成, MSPBUF 空置。

发送: 1 = 正在发送数据 (不包括 ACK 和停止位), MSPBUF 填满;

0 = 完成发送数据 (不包括 ACK 和停止位), MSPBUF 空置。

## 10.3 MSP模式寄存器 1

MSPM1 初始值 = 0000 00X0

091H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>MSPM1</b>	WCOL	MSPOV	MSPENB	CKP	SLRXCKP	MSPWK	-	MSPC
读/写	R/W	R/W	R/W	R/W	R/W	R/W	-	R/W
复位后	0	0	0	0	0	0	-	0

Bit 7 **WCOL**: 写数据检测标志位。

主控模式: 0 = 未检测到有数据写入 MSPBUF;

1 = I2C 通讯还未开始, 已经写入数据到 MSPBUF 寄存器, 此位被置 1。

从动模式: 0 = 未检测到有数据写入 MSPBUF;

1 = 正在发送上一个数据时, 有写入新的数据到 MSPBUF。(必须由软件清零)

Bit 6 **MSPOV**: 接收溢出显示位。

0 = 没有溢出;

1 = 当 MSPBUF 仍在处理前一个数据时, 接收到新数据, 此时此位被置 1, 发送模式下 MSPOV 可以忽略, 任一模式下都必须在软件下将该位清零。

Bit 5 **MSPENB**: MSP 通信使能位。

0 = 禁止 MSP, 相关引脚为普通 I/O 引脚;

1 = 使能 MSP, 相关引脚为 SCL、SDA 串口引脚。

注 1: 禁止或者使能 MSP 后, 必须延迟 2 个指令周期。

Ex: b0bset FMSPENB

NOP  
NOP

....

Ex:b0bclr FMSPENB

NOP  
NOP

....

注 2: 禁止 MSP 后, 清 MSP 状态寄存器。故用户在使能 MSP 之前需重新设置 MSP 寄存器。

Ex:Call MSP\_init\_setting

B0bset FMSPENB  
NOP  
NOP

Bit 4 **CKP**: SCL 时钟优先控制位。

MSP 从动模式:

0 = SCL 保持低电平 (保证数据设置时间和从动设备准备就绪);

1 = 释放 SCL 时钟 (从动发送模式时由 CKP 功能, 从动接收模式时由 SLRXCKP 控制 CKP 功能)。

MSP 主控模式: 无效。

Bit 3 **SLRXCKP**: 从动接收模式时 SCL 时钟优先控制位。

MSP 从动接收模式:

0 = 禁止 CKP 功能;

1 = 使能 CKP 功能。

MSP 主控和从动发送模式: 无效。

Bit 2 **MSPWK**: MSP 唤醒显示位。

0 = MSP 没有唤醒单片机;

1 = MSP 唤醒单片机。

\* 注: 在进入输入模式之前将 MSPWK 清零, 以便在唤醒后知道是否由 MSP 唤醒。

Bit 0 **MSPC**: MSP 模式控制位。

0 = MSP 在从动模式下工作, 7 位地址;

1 = MSP 在主动模式下工作。

注 1: 若 MSP 想要在主控模式下工作, 则 MSPC 必须在 MSPENB 之前设置为 1。

```
Ex:b0bset MSPENB
NOP
NOP
B0bset FMSPC
```

注 2: 若 MSP 想要在从机模式下工作, 则 MSPC 必须在 MSPENB 之前设置为 0。

```
Ex:b0bclr FMSPC
b0bset MSPENB
NOP
NOP
....
```

## 10.4 MSP 模式寄存器 2

MSPM2 初始值 = 0000 0000

092H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>MSPM2</b>	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 7 **GCEN**: 通用地址应答使能位 (仅在从动模式下有效)。

- 0 = 禁止通用地址应答功能;
- 1 = 使能通用地址应答功能和中断功能。

Bit 6 **ACKSTAT**: 应答状态位 (仅在主控模式下有效)。

主控发送模式下:

- 0 = 接收到从动端的应答;
- 1 = 没有接收到从动端的应答。

Bit 5 **ACKDT**: 应答数据位 (仅在主控模式下有效)。

主控接收模式下: 在接收到一个字节数据后, 执行应答操作时, 此位的数据将被发送。

- 0 = 应答;
- 1 = 无应答。

Bit 4 **ACKEN**: 应答流程使能位 (仅在主控模式下有效)。

主控接收模式下:

- 0 = 应答流程空闲;
- 1 = 在 SDA 和 SCL 引脚开始应答流程, 发送 ACKDT 位, 自动由硬件清零。

Bit 3 **RCEN**: 接收使能位 (仅在主控模式下有效)。

- 0 = 接收空闲;
- 1 = 使能 MSP 接收模式。

Bit 2 **PEN**: 停止条件使能位 (仅在主控模式下有效)。

- 0 = 停止条件空闲;
- 1 = 使能 SCL/SDA 发送停止信号, 由硬件自动清零。

Bit 1 **RSEN**: 重复起始条件使能位 (仅在主控模式下有效)。

- 0 = 重复起始条件空闲;
- 1 = SCL/SDA 重新发送 START 信号, 由硬件自动清零。

Bit 0 **SEN**: 起始条件使能位 (仅在主控模式下有效)。

- 0 = 起始条件空闲;
- 1 = 使能 SCL/SDA 发送 START 信号, 由硬件自动清零。

## 10.5 MSP缓存寄存器

MSPBUF 初始值 = 0000 0000

093H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>MSPBUF</b>	MSPBUF7	MSPBUF6	MSPBUF5	MSPBUF4	MSPBUF3	MSPBUF2	MSPBUF1	MSPBUF0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

## 10.6 MSP地址寄存器

MSPADR 初始值 = 0000 0000

094H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>MSPADR</b>	MSPADR7	MSPADR6	MSPADR5	MSPADR4	MSPADR3	MSPADR2	MSPADR1	MSPADR0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit [7:1] 7 位地址。

Bit 0 Tx/Rx 模式控制位。  
0=Tx 模式;  
1=Rx 模式。

## 10.7 从机模式操作

当地址数据被发送或地址接收到，硬件将自动产生 ACK 信号，将接收到的数据从 MSPSR 装载到 MSPBUF（MSP 缓存寄存器）中。

在下列情形下，MSP 功能不会应答 ACK\_信号：

- 数据缓存器全满：接收到另一组发送的内容，BF = 1（MSPSTAT bit 0）。
- 数据溢出：接收到另一组发送的内容，MSPOV=1（MSPM1 bit 6）。

BF=1，即 MCU 还未读取 MSPBUF 的数据，故 MSPSR 中的数据还未装入 MSPBUF，但此时 MSPIRQ 和 MSPOV 位仍置 1，当读取 MSPBUF 寄存器后，BF 自动被清零，MSPOV 必须由软件清零。

### 10.7.1 寻址

使能 MSP 从动功能时，需等待产生一个 START 信号，START 信号产生后，8 位地址装入 MSPSR 寄存器 MSPSR[7:1] 的数据与 MSPADR 寄存器在 SCL 脉冲的第 8 个下降沿进行比较，若地址相同，BF 和 MSPOV 都清零，产生下列事件：

- 在 SCL 的第 8 个下降沿，MSPSR 寄存器的数据装入 MSPBFU。
- 在 SCL 的第 8 个下降沿，缓存器状态位 BF 置 1。
- 产生一个 ACK\_信号。
- 在 SCL 的第 9 个下降沿，MSP 中断请求 MSPIRQ 置 1。

接收数据时的状态		MSPSR→MSPBUF	响应 ACK_信号	设置 MSPIRQ
BF	MSPOV			
0	0	是	是	是
*0	*1	是	否	是
1	0	否	否	是
1	1	否	否	是

接收数据效果表

\* 注：BF=0，MSPOV=1 表示软件没有清除数据溢出标志位。


## 10.7.2 从机接收

当硬件地址匹配，且 R/W 位=0，那么 MSPSTAT 中的 R/W 标志位被清零。同时地址载入 MSPBUF，在给出应答信号后，MSP 将每 8 个 CLK 接收一笔数据，由 SLRXCKP 位控制是否使能 CKP 功能，由 CKE 位控制数据的边沿锁存功能——上升沿或下降沿。


- 当溢出时，不管 BF=1 还是 MSPOV=1，都没有应答信号。
- 每发送一次数据会产生一次 MSP 中断，必须由软件清 MSPIRQ。

从动模式接收示意图如下所示：

### SLRXCKP=0



### SLRXCKP=1




### 10.7.3 从机发送

匹配地址后，设置 R/W 位，MSPSTAT bit 2 R/W 置 1，接收到的地址装入 MSPBUF，然后在第 9 个时钟发送一个 ACK 信号，SCL 保持低电平。发送的数据装入 MSPBUF，MSPBUF 装入 MSPSR 寄存器。主控装置监控 SCL 引脚信号，从动设备保持 CKP 低电平。装入 MSPBUF 后，设置 CKP 位，MSPBUF 数据在 SCL 信号的下降沿溢出，确保 SDA 信号在 SCL 高电平状态是有效的。

每个字节发送时产生 MSP 中断，中断请求 MSPIRQ 在第 9 个 SCL 时钟置 1，由软件清零。MSPSTAT 寄存器可以监控数据发送的状态。

从动发送模式下，从主机接收的 ACK\_ 信号在第 9 个 SCL 时钟的上升沿被锁存，如 ACK\_ 为高电平，发送完成，从动设备逻辑复位并等待另一个 START 信号。如 ACK\_ 为低电平，从设备应该重新导入 MSPBUF，设置 CKP=1，重新开始发送数据。




MSP 从动模式发送时序图

### 10.7.4 通用地址应答

MSP 总线的第一个字节的前 7BIT 为从动地址，只有该地址和 MSPADR 的数据相符时才会响应一个 ACK\_ 信号。现有一个通用地址可以作为所有从动设备的硬件地址，发生该地址时，所有的从动设备都响应一个应答信号。

通用地址是一个全为 0 的特殊地址。通用地址功能由 GCEN 位控制。该位置 1 则使能通用地址功能，反之则禁止。当 GCEN=1，START 信号后，8 位地址装入 MAPSR，并与 MSPADR 进行比较，且通用地址由硬件固定。

如通用地址匹配，MSPSR 数据发送至 MSPBUF，BF 置 1，在第 9 个时钟（ACK\_）下降沿请求 MSP 中断，执行中断时，读取 MSPBUF，检测该地址是否为通用地址或者特殊地址。




通用地址应答时序图


### 10.7.5 从机模式唤醒

睡眠模式下，若 MSPENB 置 1，则匹配的设备地址可以将单片机唤醒。

8 位 MSP 总线地址跟随 START 之后，装入 MSPSR，若地址匹配，在第 9 个 SCL 时钟时响应一个 NO ACK 信号，单片机被唤醒，MSPWK 置位，开始唤醒处理，但 MSPIRQ 不会置 1，且 MSPSR 数据也不会装入 MSPBUF。单片机被唤醒后，MSP 处于空闲状态，并等待主机的 START 信号。进入睡眠模式之前控制寄存器 BF、MSPIRQ、MSPOV 和 MSPBUF 的状态/数据相同。若地址不匹配，在第 9 个 SCL 时钟时发送一个 NO ACK 信号，但不会唤醒单片机，系统仍处于睡眠状态。



MSP 唤醒时序示意图：地址不匹配



MSP 唤醒时序示意图：地址匹配

- \* 注 1：MSP 功能只能在普通模式下工作，当系统从睡眠模式被唤醒后，单片机必须在主机发送 START 信号之前进入普通模式下进行工作。
- \* 注 2：MSP 唤醒时，若地址不匹配，则单片机仍处于睡眠模式。
- \* 注 3：在进入睡眠模式之前，先由软件清 MSPWK，以显示唤醒状态。

## 10.8 主控模式

MSP 主控模式的操作从 START 信号开始，STOP 信号结束。  
系统复位或者禁止 MSP 功能时，START (S) 和 STOP (P) 被清零。  
主控模式下，SCL 和 SDA 由 MSP 硬件控制。

MSPIEN 置 1，请求中断时，若发生下列情形的事件，则 MSP 中断请求 (MSPIRQ) 可以置 1：

- **START 情形。**
- **STOP 情形。**
- **发送/接收数据字节。**
- **发送应答信号。**
- **重复 START。**

### 10.8.1 主控模式支持格式

MSPC 和 MSPENB 置位时使能 MSP 主控模式，有 6 种情形：

- **在 SCL 和 SDA 线上发送一个 START 信号。**
- **在 SCL 和 SDA 线上发送一个重复的 START 信号。**
- **将发送的数据和地址字节写入 MSPBUF 寄存器中。**
- **在 SCL 和 SDA 线上发送一个 STOP 信号。**
- **配置 MSP 端口以接收数据。**
- **在接收数据的末端发送一个应答信号。**



## 10.8.2 MSP速率发生器

MSP 模式下, MSP 速率发生器的重装值位于 MSPADR 寄存器的低 7 位地址。当 MRG 装入寄存器, MRG 计数到 0, 到另一个重装值时停止。在 MSP 主控模式下, MRG 自动重装 MSPADR 的值。若时钟仲裁发送 (如 SCL 引脚由从动设备保持低电平), 当 SCL 引脚检测到高电平时 MRG 重新装载。

$$\text{SCL 时钟速率} = \text{Fcpu}/(\text{MSPADR}) * 2$$

例如: 设置 400KHz 4MHz Fcpu, MSPADR 必须设置为 05H

- **MSPADR=4MHz/400KHz\*2=5**




### 10.8.3 MSP主控模式START操作

为产生一个 START 信号，用户可设置 SEN 位（MSPM2.0），当 SDA 和 SCL 都为高时，MSP 速率发生器将重装 MSPADR[6:0]然后开始递减计数，当 MRG 溢出时，SDA 输出低。此时 SCL 为高，SDA 从高变为低，此时位 S（MSPSTAT.3）将被置 1。MRG 重新装载和计数，当 MRG 溢出时，位 SEN 将自动清零，MRG 挂起，SDA 保持低电平，完成一次完整的 START。

- **WCOL 状态标志**

若用户在处理 START 时写入数据到 MSPBUF，WCOL 置位，MSPBUF 的数据不作任何改变（写动作无效）。




### 10.8.4 MSP主控模式重复START操作

当 MSP 逻辑模块空闲且 RSEN 置 1 时，重复 START 操作。RSEN 置 1 且 SCL 引脚为低电平时，MSPADR[6:0]数据重装到 MSP 速率发生器中并开始往下计数。SDA 引脚在 MSP 速率发生计数器（TMRG）释放高电平。当 MRG 溢出，且 SDA 为高电平时，SCL 引脚输出高电平。当 SCL 为高电平，MSPADR 重装到 MRG 并开始往下计数时，SDA 和 SCL 必须在 TMRG 期间保持高电平。在下一个 TMRG 期间，SCL 采用高电平时，SDA 输出低电平，RSEN 由硬件自动清零，MRG 不会重装，SDA 保持低电平。一旦检测到 SDA 和 SCL 发生 START 操作，S 位被置 1（MSPSTAT.3），MRG 溢出时，MSPIRQ 置 1。

- \* 注 1：在处理过程中发生任何其它的事件，设置 RSEN 以保证不造成影响。
- \* 注 2：在重复 START 操作时会有总线冲突；SCL 开始输出高电平时，SDA 为低电平。

- **WCOL 状态标志**

若用户在重复 START 时写入数据到 MSPBUF，WCOL 置位，MSPBUF 的数据不作任何改变（写动作无效）。




重复 START 操作时序示意图

## 10.8.5 应答流程时序

设置 ACKEN (MSPM2.4) 时使能应答流程, SCL 输出低电平, 应答数据位在 SDA 引脚为目前状态。若用户想要响应一个应答信号, 需将 ACKDT 位清零, 如若不然, 在开始应答流程之前, 置 ACKDT 位。MSP 速率发生器溢出时, 释放 SCL 引脚 (输出高电平)。SCL 为高电平时, MSP 速率发生器开始 TMRG 周期, 往下计数。此段周期结束后, SCL 输出低电平, ACKEN 位被硬件自动清零。MRG 再次溢出时, MSP 进入空闲模式。

### ● WCOL 状态标志

若用户在处理应答流程时写入数据到 MSPBUF, WCOL 置位, MSPBUF 的数据不作任何改变 (写动作无效)。




应答流程时序示意图

## 10.8.6 STOP操作时序

发送/接收结束时, 通过设置 STOP 位 PEN (MSPM2.2), 在 SDA 引脚出现 STOP 信号。发送/接收结束时, SCL 在第 9 个时钟的下降沿开始输出低电平。位 PEN 为 1 时, SDA 输出低, 此时 MSP 速率发生器重装并递减计数。MRG 溢出时, SCL 引脚输出高电平。一个 TMRG 周期结束后, SDA 输出高电平。SCL 输出高电平时, SDA 为高电平, P 位置 1, 下一个 TMRG 周期结束后, PEN 位被清零, MSPIRQ 置 1。

### ● WCOL 状态标志

若用户在处理 STOP 时写入数据到 MSPBUF, WCOL 置位, MSPBUF 的数据不作任何改变 (写动作无效)。




STOP 操作流程时序示意图

## 10.8.7 时钟仲裁

当主机接收/发送任何数据或者重复 START、STOP 信号时，产生时钟仲裁，此时 SCL 引脚处于高悬浮状态，MSP 速率发生器（MRG）一直挂起，直到 SCL 为高电平。MRG 重装 MSPADR[6:0]，并开始往下计数，保证 SCL 高电平时间至少为一个 MRG 溢出时间，时钟由外部设备控制保持为低电平。

MRG溢出，释放SCL。若SCL = 1，重装MRG到 MSPADR，并开始往下计数测量高电平时间间隔



时钟仲裁流程时序示意图

## 10.8.8 主控模式发送

完全写入 MSPBUF 寄存器，表示一个数据字节、7 位地址或者 8 位数据发送完成，该操作设置缓存器 BF 标志，并允许 SMP 速率发生器开始计数。

写入 MSPBUF 后，地址的每一位都将在 SCL 的下降沿移出，直到 7 位地址和 R/W 位都完全移出。在第 8 个时钟的下降沿，主机将 SDA 拉低并给从机一个应答信号。在第 9 个时钟的下降沿，采样的 SDA 显示已经由从机接收的地址。ACK 的状态装入 ACKSTAT，MSPIRQ 置 1，BR 清零，MRG 持续直到另外的数据写入 MSPBUF，SCL 保持低电平，并允许 SDA 悬浮。

- **BF 状态标志**


发送模式下，BF 位在数据写入 MSPBUF 时置 1，8 位数据全部移出时自动清零。

- **WCOL 标志**

若用户在处理发送流程时写入数据到 MSPBUF，WCOL 置位，MSPBUF 的数据不作任何改变。

- **ACKSTAT 状态标志**

发送模式下，从机发送应答信号后（ACK\_=0）ACKSTAT 清零，没有发送应答信号（ACK\_=1），ACKSTAT 则置 1。识别地址（包括普通调用地址）时，或者已经完全接收数据后，从机发送一个应答信号。



MSP 主机发送模式时序示意图

## 10.8.9 主控模式接收

主控接收模式由 RCEN 位设置。

SCL 为高电平时，MRG 开始计数，数据存入 MSPSR。在第 9 个时钟的下降沿时，接收使能位 RCEN 被自动清零，MSP 的内容转托 MSPBUF，BF 位置 1，MSPIRQ 置 1，MRG 计数器挂起，SCL 保持低电平。MSP 处于空闲状态，并等待下一个操作命令。当由软件读取 MSPBUF 的数据后，BF 被自动清零。通过设置 ACKEN 位，用户可以在接收结束时发送应答信号。

- **BF 状态标志**


接收模式下，BF 在地址或者数据字节装入 MSPBUF 后被置 1，MSPBUF 的内容被读取后则自动清零。

- **MSPOV 标志**

接收模式下，接收到另一个 8 位数据装入 MSPSR 后，MSPOV 置 1，BF 从前一次接收就一直置 1。

- **WCOL 标志**

若用户在处理已经接收到的数据时写入数据到 MSPBUF，WCOL 置位，MSPBUF 的数据不作任何改变。




MSP 主机接收模式时序示意图

# 11 8 通道ADC

## 11.1 概述

模数转换（A/D）模块可以提供 8 个模拟输入通道，高达 4096 阶的分辨率，能将一个模拟信号转换成相应的 12 位数字信号。进行 AD 转换时，首先要选择输入通道（AIN0~AIN7），然后将 GCHS 和 ADS 位置“1”，并启动 AD 转换。当 AD 转换结束后，系统会自动的把 EOC 置为“1”，并将转换结果存入寄存器 ADB 中。通过寄存器 ADR 的 ADLEN 位可以选择分辨率（8 位或 12 位）。



- \* 注：分辨率为 8 位时，转换时间需 12 个输入时钟；  
分辨率为 12 位时，转换时间需 16 个输入时钟。
- \* 注：模拟输入电压必须在 AVREFH 和 AVREFL 之间。
- \* 注：SN8P2754、SN8P2755 和 SN8P2758 中，AVREFL 内接 VSS。
- \* 注：AVREFH 的值必须在 AVDD 和 AVREFL+2.0V 之间。
- \* 注：AVREFL 的值必须在 VSS 和 AVREFH-2.0V 之间。
- \* 注：ADC 设计时应注意：
  1. ADC 的输入/输出引脚设置为输入模式。
  2. 禁止 ADC 输入引脚的上拉电阻。
  3. 在进入睡眠模式前禁止 ADC（ADENB = 0）以省电。
  4. 在省电模式下设置 P4CON 的有关位以避免额外功耗。
  5. 允许 ADC（ADENB = 1）后延迟 100us 等待 ADC 电路稳定。

## 11.2 ADM寄存器

0B1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>ADM</b>	ADENB	ADS	EOC	GCHS	-	CHS2	CHS1	CHS0
读/写	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
复位后	0	0	0	0	-	0	0	0

Bit 7     **ADENB**: ADC 使能位。  
0 = 禁止;  
1 = 使能。

Bit 6     **ADS**: ADC 启动控制位。  
0 = 停止;  
1 = 转换开始。

Bit 5     **EOC**: ADC 状态控制位。  
0 = 转换过程中;  
1 = 转换结束, ADS 复位。

Bit 4     **GCHS**: ADC 输入通道控制位。  
0 = 禁止 AIN 通道;  
1 = 允许 AIN 通道。

Bit[2:0]   **CHS[2:0]**: ADC 输入通道选择位。  
000 = AIN0; 001 = AIN1; 010 = AIN2; 011 = AIN3; 100 = AIN4; 101 = AIN5; 110 = AIN6; 111 = AIN7。

\* 注 若 ADENB = 1, 用户应设置 P4.n/AINn 为输入模式, 且禁止上拉电阻, 系统不会自动设置。若已经设置了 P4CON.n, P4.n/AINn 的数字功能 (包括上拉电阻) 被隔离。

## 11.3 ADR寄存器

0B3H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>ADR</b>	ADCKS2	ADCKS1	ADLEN	ADCKS0	ADB3	ADB2	ADB1	ADB0
读/写	R/W	R/W	R/W	R/W	R	R	R	R
复位后	0	0	0	0	-	-	-	-

Bit 7,6,4 **ADCKS [2:0]**: ADC 时钟源选择位。

ADCKS2	ADCKS1	ADCKS0	ADC 时钟源
0	0	0	Fcpu/16
0	0	1	Fcpu/8
0	1	0	Fcpu/1
0	1	1	Fcpu/2
1	0	0	Fcpu/64
1	0	1	Fcpu/32
1	1	0	Fcpu/4
1	1	1	保留

Bit 5 **ADLEN**: ADC 分辨率选择位。

0 = 8 位;  
1 = 12 位。

Bit [3:0] **ADB [3:0]**: ADC 数据缓存器。

ADB11~ADB4 (8 位 ADC);  
ADB11~ADB0 (12 位 ADC)。

\* 注: 寄存器 ADR 的 ADB[3:0]的初始值是未知的。

## 11.4 ADB寄存器

0B2H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>ADB</b>	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4
读/写	R	R	R	R	R	R	R	R
复位后	-	-	-	-	-	-	-	-

Bit[7:0] **ADB[7:0]**: ADC 12 位分辨率的高字节数据寄存器。

8 位数据寄存器 ADB 用来保存 AD 转换结果的高 8 位 (bit4~bit11)，转换结果的低 4 位则保存在 ADR 寄存器中。ADB 为只读寄存器，在 8 位 ADC 模式下，AD 转换结果保存在寄存器 ADB 中；在 12 位模式下，则分别保存在寄存器 ADB 和 ADR 中。

### AIN 的输入电压 v.s. ADB 的输出数据

AIN n	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0
0/4096*VREFH	0	0	0	0	0	0	0	0	0	0	0	0
1/4096*VREFH	0	0	0	0	0	0	0	0	0	0	0	1
.	.	.	.	.	.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.	.	.	.	.	.
4094/4096*VREFH	1	1	1	1	1	1	1	1	1	1	1	0
4095/4096*VREFH	1	1	1	1	1	1	1	1	1	1	1	1

针对不同的应用，用户可能需要精度介于 8 位到 12 位之间的 AD 转换器。对于这种情况，可以通过对保存在 ADR 和 ADB 中的转换结果进行处理得到。首先，用户必须选择 12 位分辨率的模式，进行 AD 转换，然后在转换结果中去掉最低的几位得到需要的结果。如下表所示：

ADC 分辨率	ADB								ADR			
	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0
8 位	○	○	○	○	○	○	○	○	x	x	x	x
9 位	○	○	○	○	○	○	○	○	○	x	x	x
10 位	○	○	○	○	○	○	○	○	○	○	x	x
11 位	○	○	○	○	○	○	○	○	○	○	○	x
12 位	○	○	○	○	○	○	○	○	○	○	○	○

○ = 可选位，x = 未使用的位

\* 注：寄存器 ADB 各位的初始值是未知的。

## 11.5 P4CON寄存器

P4 口和 ADC 的输入口共享。同一时间只能设置 P4 口的一个引脚作为 ADC 的测量信号输入口（通过 ADM 寄存器来设置），其它引脚则作为普通 I/O 使用。具体应用中，当输入一个模拟信号到 CMOS 结构端口，尤其当模拟信号为 1/2 VDD 时，将可能产生额外的漏电流。同样，当 P4 口外接多个模拟信号时，也会产生额外的漏电流。在睡眠模式下，上述漏电流会严重影响到系统的整体功耗。P4CON 为 P4 口的配置寄存器。将 P4CON[7:0]置"1"，其对应的 P4 口将被设置为纯模拟信号输入口，从而避免上述漏电流的情况。

0AEH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>P4CON</b>	P4CON7	P4CON6	P4CON5	P4CON4	P4CON3	P4CON2	P4CON1	P4CON0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit[4:0] **P4CON[7:0]**: P4.n 配置控制位。

- 0 = P4.n 作为模拟输入（ADC 输入）引脚或者数字 I/O 引脚；
- 1 = P4.n 只能作为模拟输入引脚，不能作为数字 I/O 引脚。

\* 注：当 P4.n 为基本 I/O 而不是 ADC 通道时，P4CON.n 必须置“0”，否则 P4.n 的数字 I/O 信号会被隔离。

## 11.6 AD转换时间

$$12 \text{ 位 AD 转换时间} = 1 / (\text{ADC clock} / 4) * 16 \text{ sec}$$

$$8 \text{ 位 AD 转换时间} = 1 / (\text{ADC clock} / 4) * 12 \text{ sec}$$

Fcpu = 4MHz（高速时钟，Fosc = 16MHz，Fcpu = Fosc/4）

ADLEN	ADCKS2	ADCKS1	ADCKS0	ADC 时钟	AD 转换时间
0 (8-bit)	0	0	0	Fcpu/16	$1/(4\text{MHz}/16/4)*12 = 192 \text{ us}$
	0	0	1	Fcpu/8	$1/(4\text{MHz}/8/4)*12 = 96 \text{ us}$
	0	1	0	Fcpu	$1/(4\text{MHz}/4)*12 = 12 \text{ us}$
	0	1	1	Fcpu/2	$1/(4\text{MHz}/2/4)*12 = 24 \text{ us}$
0 (8-bit)	1	0	0	Fcpu/64	$1/(4\text{MHz}/64/4)*12 = 768 \text{ us}$
	1	0	1	Fcpu/32	$1/(4\text{MHz}/32/4)*12 = 384 \text{ us}$
	1	1	0	Fcpu/4	$1/(4\text{MHz}/4/4)*12 = 48 \text{ us}$
	1	1	1	保留	保留
1 (12-bit)	0	0	0	Fcpu/16	$1/(4\text{MHz}/16/4)*16 = 256 \text{ us}$
	0	0	1	Fcpu/8	$1/(4\text{MHz}/8/4)*16 = 128 \text{ us}$
	0	1	0	Fcpu	$1/(4\text{MHz}/4)*16 = 16 \text{ us}$
	0	1	1	Fcpu/2	$1/(4\text{MHz}/2/4)*16 = 32 \text{ us}$
1 (12-bit)	1	0	0	Fcpu/64	$1/(4\text{MHz}/64/4)*16 = 1024 \text{ us}$
	1	0	1	Fcpu/32	$1/(4\text{MHz}/32/4)*16 = 512 \text{ us}$
	1	1	0	Fcpu/4	$1/(4\text{MHz}/4/4)*16 = 64 \text{ us}$
	1	1	1	保留	保留

## 11.7 ADC编程举例

➤ 例：设置 AIN0 为 12 位 ADC，开启 AD 转换以及进入省电模式的设置。

ADC0:

```

B0BSET      FADENB      ; 使能 ADC 电路。
CALL        Delay100uS ; 延迟 100us 等待 ADC 电路开始转换。
MOV         A, #0FEh
B0MOV       P4UR, A      ; 禁止 P4.0 上拉电阻。
B0BCLR      FP40M       ; 设置 P4.0 为输入模式。
MOV         A, #01h
B0MOV       P4CON, A     ; 设置 P4.0 为模拟输入模式。
MOV         A, #60H
B0MOV       ADR, A       ; 设置 12 位 ADC，ADC 时钟源 = Fosc。
MOV         A, #90H
B0MOV       ADM, A      ; 允许 ADC 并设置 AIN0 输入。
B0BSET      FADS        ; 开始转换。

```

WADC0:

```

B0BTS1      FEOC        ;
JMP         WADC0       ;
B0MOV       A, ADB      ;
B0MOV       Adc_Buf_Hi, A
B0MOV       A, ADR      ;
AND         A, 0Fh
B0MOV       Adc_Buf_Low, A

```


Power\_Down:

```


B0BCLR      FADENB      ; 关闭 AD 转换。
B0BCLR      FCPUM1
B0BSET      FCPUM0      ; 进入睡眠模式。

```

## 11.8 ADC电路



ADC 参考电压的高电平来自 VDD，VREFH 必须来自单片机的 VDD，而不是其它 VDD。



ADC 参考电压的高电平来自外部电源，VREFH 和 VSS 之间的电容（47uF）有助于 VREFH 电压的稳定。

# 12 DAC


## 12.1 概述

单片机内置的数模转换(D/A)模块可以将7位数字信号转换成对应的128阶电流型模拟信号输出。当DAENB置“1”后，开启DA转换电路，DAM寄存器中的bit0~bit6位通过梯形电阻网络被转换成相应的模拟信号并由DAO引脚输出。



DA 转换框图

为了得到合适的线性输出信号，通常在DAO和GND之间接一个负载电阻，下面给出了 $V_{dd} = 5V/RL = 150\text{ohm}$ 和 $V_{dd} = 3V/RL = 150\text{ohm}$ 时的曲线图。

带 $R_L$ 的DAO电路DAC 输出电压 (V<sub>dd</sub> = 5V/3V)

\* 注：

- 1、本DA转换器的设计不适合用作精确的DC电压输出，只适合于简单的音频应用。
- 2、为了得到最好的线性性能，负载电阻 $R_L$ 最大值为150 ohm @5V和100 ohm @3V。

## 12.2 DAM寄存器

DAM 初始值 = 0000 0000

0B0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
<b>DAM</b>	DAENB	DAB6	DAB5	DAB4	DAB3	DAB2	DAB1	DAB0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit 7 **DAENB**: DAC 控制位。

- 0 = 禁止;
- 1 = 允许。

Bit [6:0] **DAB [6:0]**: 数字输入数据。

## 12.3 D/A转换操作

当 DAENB = 0 时，DAO 的输出不稳定，设置 DAENB = 1 后，DAO 的输出值就由 DAB 决定。

➤ 例：DAO 引脚输出 1/2 VDD。

```
MOV      A, #00111111B
B0MOV    DAM, A      ; 设置 DAB 为 1/2 刻度。

B0BSET   FDAENB     ; 允许 DA 功能。
```

DAB 的数据和 DAO 的输出电压之间的关系如下：

DAB6	DAB5	DAB4	DAB3	DAB2	DAB1	DAB0	DAO
0	0	0	0	0	0	0	VSS
0	0	0	0	0	0	1	Idac
0	0	0	0	0	1	0	2 * Idac
0	0	0	0	0	1	1	3 * Idac
.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.
.	.	.	.	.	.	.	.
1	1	1	1	1	1	0	126 * Idac
1	1	1	1	1	1	1	127 * Idac

\* 注：Idac = IFSO / (27-1) (IFSO 全程输出量)。

## 13 指令集

指令	指令格式	说明	C	DC	Z	周期
MOV	MOV A,M	$A \leftarrow M$	-	-	√	1
	MOV M,A	$M \leftarrow A$	-	-	-	1
	BO MOV A,M	$A \leftarrow M$ (bank 0)	-	-	√	1
	BO MOV M,A	$M$ (bank 0) $\leftarrow A$	-	-	-	1
	MOV A,I	$A \leftarrow I$	-	-	-	1
	BO MOV M,I	$M \leftarrow I$ , (M 仅适用于系统寄存器 R、Y、Z、RBANK 和 PFLAG)	-	-	-	1
	XCH A,M	$A \leftrightarrow M$	-	-	-	1+N
	BO XCH A,M	$A \leftrightarrow M$ (bank 0)	-	-	-	1+N
MOV C	R, A $\leftarrow$ ROM [Y,Z], R 存 ROM 数据的高字节, A 存 ROM 数据的低字节	-	-	-	2	
ADC	ADC A,M	$A \leftarrow A + M + C$ , 如果产生进位则 C=1, 否则 C=0	√	√	√	1
	ADC M,A	$M \leftarrow A + M + C$ , 如果产生进位则 C=1, 否则 C=0	√	√	√	1+N
	ADD A,M	$A \leftarrow A + M$ , 如果产生进位则 C=1, 否则 C=0	√	√	√	1
	ADD M,A	$M \leftarrow A + M$ , 如果产生进位则 C=1, 否则 C=0	√	√	√	1+N
	BO ADD M,A	$M$ (bank 0) $\leftarrow M$ (bank 0) + A, 如果产生进位则 C=1, 否则 C=0	√	√	√	1+N
	ADD A,I	$A \leftarrow A + I$ , 如果产生进位则 C=1, 否则 C=0	√	√	√	1
	SBC A,M	$A \leftarrow A - M - /C$ , 如果产生借位则 C=0, 否则 C=1	√	√	√	1
	SBC M,A	$M \leftarrow A - M - /C$ , 如果产生借位则 C=0, 否则 C=1	√	√	√	1+N
	TE SUB A,M	$A \leftarrow A - M$ , 如果产生借位则 C=0, 否则 C=1	√	√	√	1
	I SUB M,A	$M \leftarrow A - M$ , 如果产生借位则 C=0, 否则 C=1	√	√	√	1+N
	C SUB A,I	$A \leftarrow A - I$ , 如果产生借位则 C=0, 否则 C=1	√	√	√	1
	DAA	将 ACC 的数据有十六进制调整为十进制	√	-	-	1
MUL A,M	R, A $\leftarrow A * M$ , 乘积低字节存放在 ACC, 高字节存放在系统寄存器 R 中, ZF 标志位受 ACC 内容影响	-	-	√	2	
AND	AND A,M	$A \leftarrow A$ 与 M	-	-	√	1
	AND M,A	$M \leftarrow A$ 与 M	-	-	√	1+N
	AND A,I	$A \leftarrow A$ 与 I	-	-	√	1
	OR A,M	$A \leftarrow A$ 或 M	-	-	√	1
	OR M,A	$M \leftarrow A$ 或 M	-	-	√	1+N
	OR A,I	$A \leftarrow A$ 或 I	-	-	√	1
	XOR A,M	$A \leftarrow A$ 异或 M	-	-	√	1
	XOR M,A	$M \leftarrow A$ 异或 M	-	-	√	1+N
XOR A,I	$A \leftarrow A$ 异或 I	-	-	√	1	
SWAP	SWAP M	$A$ (b3~b0, b7~b4) $\leftarrow M$ (b7~b4, b3~b0)	-	-	-	1
	SWAP M	$M$ (b3~b0, b7~b4) $\leftarrow M$ (b7~b4, b3~b0)	-	-	-	1+N
	RRC M	$A \leftarrow M$ 带进位右移	√	-	-	1
	RRC M	$M \leftarrow M$ 带进位右移	√	-	-	1+N
	RLC M	$A \leftarrow M$ 带进位左移	√	-	-	1
	RLC M	$M \leftarrow M$ 带进位左移	√	-	-	1+N
	CLR M	$M \leftarrow 0$	-	-	-	1
	BCLR M.b	$M.b \leftarrow 0$	-	-	-	1+N
	BSET M.b	$M.b \leftarrow 1$	-	-	-	1+N
	BO BCLR M.b	$M$ (bank 0).b $\leftarrow 0$	-	-	-	1+N
BO BSET M.b	$M$ (bank 0).b $\leftarrow 1$	-	-	-	1+N	
CMPRS	CMPRS A,I	比较, 如果相等则跳过下一条指令 C 与 ZF 标志位可能受影响	√	-	√	1+S
	CMPRS A,M	比较, 如果相等则跳过下一条指令 C 与 ZF 标志位可能受影响	√	-	√	1+S
	INCS M	$A \leftarrow M + 1$ , 如果 A = 0, 则跳过下一条指令	-	-	-	1+S
	INCS M	$M \leftarrow M + 1$ , 如果 M = 0, 则跳过下一条指令	-	-	-	1+N+S
	DECS M	$A \leftarrow M - 1$ , 如果 A = 0, 则跳过下一条指令	-	-	-	1+S
	DECS M	$M \leftarrow M - 1$ , 如果 M = 0, 则跳过下一条指令	-	-	-	1+N+S
	BTS0 M.b	如果 M.b = 0, 则跳过下一条指令	-	-	-	1+S
	BTS1 M.b	如果 M.b = 1, 则跳过下一条指令	-	-	-	1+S
	BO BTS0 M.b	如果 M(bank 0).b = 0, 则跳过下一条指令	-	-	-	1+S
	BO BTS1 M.b	如果 M(bank 0).b = 1, 则跳过下一条指令	-	-	-	1+S
JMP d	跳转指令, $PC_{15/14} \leftarrow RomPages_{1/0}$ , $PC_{13-PC0} \leftarrow d$	-	-	-	2	
CALL d	子程序调用指令, $Stack \leftarrow PC_{15-PC0}$ , $PC_{15/14} \leftarrow RomPages_{1/0}$ , $PC_{13-PC0} \leftarrow d$	-	-	-	2	
RET	子程序跳出指令, $PC \leftarrow Stack$	-	-	-	2	
RETI	中断处理程序跳出指令, $PC \leftarrow Stack$ , 使能全局中断控制位	-	-	-	2	
PUSH	进栈指令, 保存 PFLAG 等工作寄存器	-	-	-	1	
POP	出栈指令, 恢复 PFLAG 等工作寄存器	√	√	√	1	
NOP	空指令, 无特别意义	-	-	-	1	

注: 1. "M"是系统寄存器或 RAM, 若是系统寄存器, 则 N=0, 否则 N=1。  
2. 若满足跳转条件, S=1, 否则 S=0。

# 14 电气特性

## 14.1 极限参数

(All of the voltages referenced to Vss)

Supply voltage (Vdd).....	- 0.3V ~ 6.0V
Input in voltage (Vin).....	Vss - 0.2V ~ Vdd + 0.2V
Operating ambient temperature (Topr)	
SN8P2754K, SN8P2754S, SN8P2755P, SN8P2755S, SN8P2756P, SN8P2757Q	
SN8P2758P, SN8P2758X.....	0°C ~ + 70°C

## 14.2 标准电气特性

(All of voltages referenced to Vss, Vdd = 5.0V, fosc = 4 MHz, fcpu=1MHZ, ambient temperature is 25°C unless otherwise note.)

PARAMETER	SYM.	DESCRIPTION	MIN.	TYP.	MAX.	UNIT	
Operating voltage	Vdd	Normal mode, Vpp = Vdd	2.4	5.0	5.5	V	
RAM Data Retention voltage	Vdr		1.5	-	-	V	
Vdd rise rate	Vpor	Vdd rise rate to ensure internal power-on reset	0.05	-	-	V/ms	
Input Low Voltage	ViL1	All input ports	Vss	-	0.3Vdd	V	
	ViL2	Reset pin	Vss	-	0.2Vdd	V	
Input High Voltage	ViH1	All input ports	0.7Vdd	-	Vdd	V	
	ViH2	Reset pin	0.9Vdd	-	Vdd	V	
Reset pin leakage current	Ilekg	Vin = Vdd	-	-	2	uA	
I/O port pull-up resistor	Rup	Vin = Vss , Vdd = 3V	100	200	300	KΩ	
		Vin = Vss , Vdd = 5V	50	100	150	KΩ	
I/O port input leakage current	Ilekg	Pull-up resistor disable, Vin = Vdd	-	-	2	uA	
I/O output source current sink current	IoH	Vop = Vdd - 0.5V	8	12	-	mA	
	IoL	Vop = Vss + 0.5V	8	15	-	mA	
INTn trigger pulse width	Tint0	INT0 ~ INT2 interrupt request pulse width	2/fcpu	-	-	Cycle	
AVREFH input voltage	Varfh	Vdd = 5.0V	Varfl+2V	-	Vdd	V	
AVREFL input voltage	Varfl	Vdd = 5.0V	Vss	-	Varfh-2V	V	
AIN0 ~ AIN7 input voltage	Vani	Vdd = 5.0V	Varfl	-	Varfh	V	
Supply Current (ADC Disable)	Idd1	normal Mode (No loading, Fcpu = Fosc/4)	Vdd= 5V 4MHz	-	3	6	mA
		Vdd= 3V 4MHz	-	1.5	3	mA	
	Idd2	Slow Mode (Internal low RC, Stop high clock)	Vdd= 5V ILRC 32KHz	-	80	160	uA
			Vdd= 3V ILRC 16KHz	-	15	30	uA
	Idd3	Sleep Mode	Vdd= 5V	-	1	2	uA
			Vdd= 3V	-	0.5	2	uA
	Idd4	Green Mode (No loading, Fcpu = Fosc/4, Watchdog Disable)	Vdd= 5V 4MHz	-	0.6	1.2	mA
			Vdd= 3V 4MHz	-	0.2	0.4	mA
Vdd= 5V ILRC 32KHz			-	20	40	uA	
Vdd= 3V ILRC 16KHz			-	5	10	uA	
LVD Detect Voltage	Vdet	Low voltage detect level	1.5	1.8	2.2	V	
DAC Full-scale Output Current	IFSO	Vdd=5.0V	8	14	21	mA	
		Vdd=3.0V	5	11	18	mA	
DAC Loading Resistance	RL	Vdd=5.0V	-	-	150	Ω	
		Vdd=3.0V	-	-	100	Ω	
DAC DNL	DAC <sub>DNL</sub>	DAC Differential NonLinearity	-	±1*	-	LSB	
DAC INL	DAC <sub>INL</sub>	DAC Integral NonLinearity	-	±3*	-	LSB	
ADC current consumption	I <sub>ADC</sub>	Vdd=5.0V	-	0.6*	-	mA	
		Vdd=3.0V	-	0.4*	-	mA	
ADC enable time	Tast	Ready to start convert after set ADENB = "1"	100	-	-	uS	
ADC Clock Frequency	F <sub>ADCLK</sub>	VDD=5.0V	-	-	8M	Hz	
		VDD=3.0V	-	-	5M	Hz	
ADC Conversion Cycle Time	F <sub>ADCYL</sub>	VDD=2.4V~5.5V	64			1/F <sub>ADCLK</sub>	
ADC Sampling Rate (Set FADS=1 Frequency)	F <sub>ADSMP</sub>	VDD=5.0V			125	K/sec	
		VDD=3.0V			80	K/sec	
Differential Nonlinearity	DNL	VDD=5.0V , AVREFH=3.2V, F <sub>ADSMP</sub> =7.8K	±1	±2	±16	LSB	
Integral Nonlinearity	INL	VDD=5.0V , AVREFH=3.2V, F <sub>ADSMP</sub> =7.8K	±2	±4	±16	LSB	
No Missing Code	NMC	VDD=5.0V , AVREFH=3.2V, F <sub>ADSMP</sub> =7.8K	8	10	12	Bits	


\*These parameters are for design reference, not tested.

# 15 应用注意事项

## 15.1 开发工具

### 15.1.1 在线仿真器ICE

- **SN8ICE 2K Plus:** 可以仿真 SN8P275X 系列的所有功能。
- 使用 ICE 仿真 MSP 功能:
  1. P10 必须连接到 LCD\_CLK, P11 必须连接到 LCD\_SDA。



2. P10/P11 内置漏极开路功能，使能漏极开路功能时，P10/P11 必须接上上拉电阻。

### 15.1.2 OTP烧录器

- **MP WriterIII:** 通过全速 USB1.1 连接到电脑上，支持 SN8P275X 的联机烧录，也支持大批量的脱机烧录。

### 15.1.3 集成开发环境IDE

SONiX 8 位单片机的集成开发环境包括编译器、ICE 调试器和 OTP 的烧录软件。

- **SN8ICE 2K Plus II:** M2IDE V1.19 或更晚的版本。

## 15.2 OTP烧录引脚

### 15.2.1 烧录转接板的引脚配置

MPIII Writer JP1/JP2

VSS	2	1	VDD
CE	4	3	CLK/PGCLK
OE/ShiftDat	6	5	PGM/OTPCLK
D0	8	7	D1
D2	10	9	D3
D4	12	11	D5
D6	14	13	D7
VPP	16	15	VDD
RST	18	17	HLS
ALSB/PDB	20	19	-

JP1 连接 MP 转接板

MPIII Writer JP3 (48-pin text tool 引脚配置)

DIP1	1	48	DIP48
DIP2	2	47	DIP47
DIP3	3	46	DIP46
DIP4	4	45	DIP45
DIP5	5	44	DIP44
DIP6	6	43	DIP43
DIP7	7	42	DIP42
DIP8	8	41	DIP41
DIP9	9	40	DIP40
DIP10	10	39	DIP39
DIP11	11	38	DIP38
DIP12	12	37	DIP38
DIP13	13	36	DIP36
DIP14	14	35	DIP35
DIP15	15	34	DIP34
DIP16	16	33	DIP33
DIP17	17	32	DIP32
DIP18	18	31	DIP31
DIP19	19	30	DIP30
DIP20	20	29	DIP29
DIP21	21	28	DIP28
DIP22	22	27	DIP27
DIP23	23	26	DIP26
DIP24	24	25	DIP25


JP3 连接 MP 转接板

## 15.2.2 SN8P275X系列烧录引脚分配

SN8P275X 系列烧录引脚分配							
单片机名称		SN8P2754		SN8P2755		SN8P2758	
MPIO Writer		OTP IC / JP3 引脚配置					
引脚编号	引脚名称	引脚编号	引脚名称	引脚编号	引脚名称	引脚编号	引脚名称
1	VDD	3,14,24	VDD	4,26	VDD	8,16,36,37	VDD
2	GND	7,21	VSS	1,16	VSS	5,25	VSS
3	CLK	20	P5.0	32	P5.0	47	P5.0
4	CE	-	-	-	-	-	-
5	PGM	6	P1.0	14	P1.0	20	P1.0
6	OE	19	P5.1	31	P5.1	46	P5.1
7	D1	-	-	-	-	-	-
8	D0	-	-	-	-	-	-
9	D3	-	-	-	-	-	-
10	D2	-	-	-	-	-	-
11	D5	-	-	-	-	-	-
12	D4	-	-	-	-	-	-
13	D7	-	-	-	-	-	-
14	D6	-	-	-	-	-	-
15	VDD	3,14,24	VDD	4,26	VDD	8,16,36,37	VDD
16	VPP	28	RST	8	RST	12	RST
17	HLS	-	-	-	-	-	-
18	RST	-	-	-	-	-	-
19	-	-	-	-	-	-	-
20	ALSB/PDB	5,22	P1.1/P3.1	13,2	P1.1/P3.1	19,6	P1.1/P3.1

# 16 封装信息


## 16.1 SK-DIP28 PIN



Symbols	MIN.	NOR.	MAX.
A	-	-	0.210
A1	0.015	-	-
A2	0.114	0.130	0.135
D	1.390	1.390	1.400
E	0.310BSC.		
E1	0.283	0.288	0.293
L	0.115	0.130	0.150
e B	0.330	0.350	0.370
$\theta$ °	0	7	15

UNIT : INCH


## 16.2 SOP28 PIN



Symbols	MIN.	MAX.
A	0.093	0.104
A1	0.004	0.012
D	0.697	0.713
E	0.291	0.299
H	0.394	0.419
L	0.016	0.050
$\theta^\circ$	0	8

UNIT : INCH

## 16.3 P-DIP 32 PIN




SYMBOLS	MIN.	NOR.	MAX.
A	—	—	0.220
A1	0.015	—	—
A2	0.150	0.155	0.160
D	1.645	1.650	1.660
E	0.600 BSC		
E1	0.540	0.545	0.550
L	0.115	0.130	0.150
e <sub>B</sub>	0.630	0.650	0.670
θ	0	7	15


UNIT : INCH

NOTE:

1. JEDEC OUTLINE : MS-011 AC




## 16.4 SOP 32 PIN



SYMBOL	DIMENSION IN MM		DIMENSION IN INCH	
	MIN.	MAX.	MIN.	MAX.
A	2.35	2.65	0.0925	0.1043
A1	0.10	0.30	0.0040	0.0118
b	0.33	0.51	0.013	0.020
c	0.23	0.32	0.0091	0.0125
D	20.32	20.73	0.800	0.816
e	1.27 BSC		0.050 BSC	
E1	7.40	7.60	0.2914	0.2992
E	10.00	10.65	0.394	0.419
L	0.40	1.27	0.016	0.050
h	0.25	0.75	0.010	0.029
θ	0°	8°	0°	8°

\*NOTES : DIMENSION " D " DOES NOT INCLUDE MOLD FLASH ,  
PROTRUSIONS OR GATE BURRS.  
MOLD FLASH , PROTRUSIONS AND GATE BURRS SHALL  
NOT EXCEED 0.15 MM ( 0.006 INCH ) PER SIDE.

# 16.5 QFN 32 PIN




- NOTES :
1. JEDEC OUTLINE : N/A.
  2. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.15mm AND 0.30mm FROM THE TERMINAL TIP. IF THE TERMINAL HAS THE OPTIONAL RADIUS ON THE OTHER END OF THE TERMINAL, THE DIMENSION b SHOULD NOT BE MEASURED IN THAT RADIUS AREA.
  3. THE MINIMUM "K" VALUE OF 0.20mm APPLIES.
  4. BILATERAL COPLANARITY ZONE APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.

SYMBOLS	MIN	NOR	MAX	MIN	NOR	MAX
	(inch)			(mm)		
A	0.003	0.030	0.031	0.070	0.750	0.800
A1	0.000	0.001	0.002	0.000	0.020	0.050
A3	0.008 REF.			0.203 REF.		
b	0.007	0.010	0.012	0.180	0.250	0.300
D	0.20 BSC			5.00 BSC		
E	0.20 BSC			5.00 BSC		
e	0.02 BSC			0.50 BSC		
L	0.014	0.016	0.018	0.350	0.400	0.450
K	0.008	-	-	0.20	-	-


PAD SIZE	D2 (mm)			E2 (mm)		
	MIN	NOR	MAX	MIN	NOR	MAX
114x114 MIL	2.60	2.70	2.75	2.60	2.70	2.75
134x134 MIL	3.10	3.20	3.25	3.10	3.20	3.25

## 16.6 SSOP 48 PIN



SYMBOLS	MIN	NOR	MAX	MIN	NOR	MAX
	(inch)			(mm)		
A	0.095	0.102	0.110	2.413	2.591	2.794
A1	0.008	0.012	0.016	0.203	0.305	0.406
A2	0.089	0.094	0.099	2.261	2.388	2.515
b	0.008	0.010	0.030	0.203	0.254	0.762
C	-	0.008	-	-	0.203	-
D	0.620	0.625	0.630	15.748	15.875	16.002
E	0.291	0.295	0.299	7.391	7.493	7.595
[e]	-	0.025	-	-	0.635	-
He	0.396	0.406	0.416	10.058	10.312	10.566
L	0.020	0.030	0.040	0.508	0.762	1.016
L1	-	0.056	-	-	1.422	-
Y	-	-	0.003	-	-	0.076
θ°	0°	-	8°	0°	-	8°

# 16.7 LQFP 48 PIN




SYMBOLS	MIN	NOR	MAX
	(mm)		
A	-	-	1.6
A1	0.05	-	0.15
A2	1.35	-	1.45
c1	0.09	-	0.16
D	9.00 BSC		
D1	7.00 BSC		
E	9.00 BSC		
E1	7.00 BSC		
e	0.5 BSC		
B	0.17	-	0.27
L	0.45	-	0.75
L1	1 REF		

# 17 单片机正印命名规则

## 17.1 概述

SONiX 8 位单片机产品具有多种型号，本章将给出所有 8 位单片机分类命名规则，适用于空片 OTP 型单片机。

## 17.2 单片机型号说明





SONiX 公司保留对以下所有产品在可靠性, 功能和设计方面的改进作进一步说明的权利。SONiX 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任, SONiX 的产品不是专门设计来应用于外科植入、生命维持和任何 SONiX 产品的故障会对个体造成伤害甚至死亡的领域。如果将 SONiX 的产品应用于上述领域, 即使这些是由 SONiX 在产品设计和制造上的疏忽引起的, 用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接产生的律师费用, 并且用户保证 SONiX 及其雇员、子公司、分支机构和销售商与上述事宜无关。

**总公司:**

地址: 台湾新竹县竹北市台元街 36 号 10 楼之一

电话: 886-3-5600-888

传真: 886-3-5600-889

**台北办事处:**

地址: 台北市松德路 171 号 15 楼之 2

电话: 886-2-2759 1980

传真: 886-2-2759 8180

**香港办事处:**

地址: 香港新界沙田火炭禾盛街 11 号, 中建电讯大厦 26 楼 03 室

电话: 852-2723 8086

传真: 852-2723 9179

**松翰科技(深圳)有限公司**

地址: 深圳市南山区高新技术产业园南区 T2-B 栋 2 层

电话: 86-755-2671 9666

传真: 86-755-2671 9786

**技术支持:**

Sn8fae@SONiX.com.tw